기초전기전자공학실험 LAB7 테브난의 정리

소개

기초회로실험 A+보고서입니다.

기초전기전자공학실험 교재에 해당하는 이론 설명, 각 단원마다 교재에 나와 있는 문제, 실험 내용을 P-SPICE TOOL로 시뮬레이션한 결과값, 실험절차를 작성해놓은 보고서 입니다. 예비보고서 뿐만 아니라 결과보고서 작성하실 때도 많은 도움이 될 거라 확신합니다^^

목차

1. 실험 목적

2. 이론
1) Vth 구하기
2) Rth 구하기
3) 전류 iL구하기

3. 예비보고서 p-spice

4. 실험 절차

본문내용

1. 실험 목적
1) 단일 전압원의 DC 회로의 등가 저항(Rth)과 등가 전압(Vth)을 구하는 방법을 익힌다.
2) 직렬/병렬 회로 분석시 Rth와 Vth 값을 실험적으로 확인한다.

2. 이론

테브냉의 정리(Thevenin’s theorem)는 복잡한 선형 회로를 분석하는데 있어서 매우 유용한 수학적인 방법이다. 이 정리는 회로의 임의 지점에서 전류나 전압을 구할 수 있도록 한다. 또한 이 정리를 이용하여 복잡한 회로를 단순한 등가 회로로 축소시킬 수 있다.

선형 회로는 출력 단자에서 전압원 Vth와 저항 Rth의 직렬 조합으로 구성된 등가회로로 표현될 수 있다. 여기서 Vth는 선형 회로의 출력 단자에 부하가 없는 개방 회로 상태의 전압이고, Rth는 회로의 모든 독립 전원이 비활성화되었을 때 출력 단자 사이의 등가 저항이다. 전압원, 전류원, 저항을 포함한 어떠한 회로 블록도 테브난 등가회로로 변환할 수 있다.

<중 략>

참고자료

· Fawwaz T.Ulaby, MiChel M.Maharbiz, 회로이론, 박병국, 조성재, 강인만, 김중빈 옮김, (한빛미디어, 2016), P.135 ~ 138
· e-funny, “테브난 등가회로”, https://e-funny.tistory.com/25, (2021-03-10)