서강대학교 21년도 디지털회로설계 - 엘리베이터 설계 프로젝트 보고서(A+자료)

소개

서강대학교 전자공학과 4점대 학점 공돌이입니다.

A+를 받은 양질의 자료를 올립니다.

목차

1. 설계 목적
2. 설계 과정, State Diagram 및 설명
3. Simulation 결과

본문내용

(우선 input과 output을 좀 간단하게 up_2, elev_3, op, level 등으로 표현하겠습니다.)
1. 설계 목적
실제 엘리베이터와 유사하게 동작하는 시스템을 설계한다. State Diagram을 통해 구상하고 VHDL로 구현한 후, Testbench를 통해 검증해본다.

2, 3. 설계 과정, State Diagram 및 설명
현재 층수를 state에 포함시킨다면 state가 너무 많아질 것 같아서, 일단 엘리베이터의 동작 상태 (m_elev_op에 해당하는)에 따라서 state diagram을 구상해보았다.
input의 개수가 너무 많아서, 우리가 배웠던 대로 인풋에 따라 state를 이동하게끔 그린다면 거의 몇 백 개의 화살표가 필요할 것이기 때문에, 주어진 입력에 따라서 이동하고자 하는 층수(desired floor, df라는 signal을 선언함)를 도출해내는 모듈을 따로 두기로 했다. 그리고 state diagram에서는 df와 현재 층수(level이라는 signal로 저장함)를 비교하여 위로 올라가는 state와 아래로 내려가는 state로 이동하기로 했다.

참고자료

· 없음