컴퓨터구조론 5장 연습문제 풀이 (개정5판, 생능출판, 김종현)

동긔
개인인증판매자스토어
최초 등록일
2021.04.29
최종 저작일
2020.04
19페이지/한글파일 한컴오피스
가격 3,000원 할인쿠폰받기
다운로드
장바구니
퀴즈OX 이벤트

소개글

컴퓨터구조론 5장 연습문제 풀이입니다.
직접 강의를 듣고 풀고 작성한 내용으로 과제점수로도 만점을 받았던 자료입니다.
혹시나 모르시는 내용이 있으시면 문의 주시면 감사하겠습니다.

목차

없음

본문내용

5.1
과정: 문제에서 두 계층으로 이루어진 기억장치시스템에서 첫 번째 계층 기억장치(ML1)의 액세스 시간이 20ns, 두 번째 계층 기억장치(ML2)의 액세스 시간이 200ns이면서 ML1에 대한 적중률이 90%라고 했으므로 평균 기억장치 액세스 시간 = 200ns x 0.9 + 200ns x 0.1 = 18ns + 20ns = 38ns이다.
답: 38ns

<중 략>

5-4
(1) 512 x 1비트 조직
과정: 필요한 칩의 수는 주소 비트와 데이터 비트의 크기를 맞추기 위해서 직렬 연결과 병렬 연결을 한 개수에 의해 정해진다. 1K = 1024 문제에서 1K x 32 비트 기억장치 모듈을 512 x 1비트 조직을 가진 RAM을 이용하여 구성한다 하였으므로
주소 비트 -> 512 x 2 = 1024(2개의 칩을 직렬로 연결)
데이터 비트 -> 1 x 32 (32개의 칩을 병렬로 연결)
필요한 칩의 수 -> 2 x 32 = 64개
답: 64개
(2) 128 x 4비트 조직
과정: 주소 비트 -> 128 x 8 = 1024(8개의 칩을 직렬로 연결)
데이터 비트 -> 4 x 8 = 32(8개의 칩을 병렬로 연결)
필요한 칩의 수 -> 8 x 8 = 64개
답: 64개
(3) 64 x 8비트 조직
과정: 주소 비트 -> 64 x 16 = 1024(16개의 칩을 직렬로 연결)
데이터 비트 -> 8 x 4 = 32(4개의 칩을 병렬로 연결)
필요한 칩의 수 -> 16 x 4 = 64개
답: 64개

5-5
(1) 4M x 1비트 RAM
과정: 문제에서 단어(word)의 길이가 32비트이므로 병렬로 연결하여 (단어길이는 병렬과 연관있다) 데이터 비트의 수를 32비트로 맞춰줘야 한다. 또한 직렬 연결을 해서 기억장치의 용량을 맞춰줘야 한다. 용량이 64Mword인 기억장치 모듈을 구성해야 하므로
데이터 비트 -> 1 x 32 = 32(32개의 칩을 병렬로 연결)
주소 비트 -> 4Mword x 16 = 64Mword(16개의 칩을 직렬로 연결)
필요한 칩의 수 -> 32 x 16 = 512개
답: 512개

참고 자료

없음

자료후기(2)

동긔
판매자 유형Diamond개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

더보기
최근 본 자료더보기
상세우측 배너
컴퓨터구조론 5장 연습문제 풀이 (개정5판, 생능출판, 김종현)