시립대 전전설2 Velilog 결과리포트 4주차

목차

1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 시뮬레이션 결과와 실험 결과의 비교
5. 코드 분석 및 고찰
6. 결론
7. 참고문헌

본문내용

1. 실험 목적
- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.

2. 배경 이론
- 연산회로
(1) 덧셈 : 2진수의 덧셈은 10진수의 덧셈과 하는 방법이 같다.
(2) 곱셈 : 2진수의 곱셈은 10진수의 곱셈과 하는 방법이 같다.
(3) 나눗셈 : 2진수의 나눗셈은 10진수의 나눗셈과 하는 방법이 같다.

2) 연산회로 종류
(1) 반가산기 : 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로.
(2) 전가산기 : 두 개의 입력 비트와 자리올림의 입력비트(Carry IN : Ci)를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리 회로(반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로).
(3) 4비트 가산기 : 전가산기가 1비트의 값을 더한 가산기라면, 멀티 비트 가산기(Multi-Bit Adder)인 4비트 가산기를 설계하여 보자.
(4) 감산기 : 두 개의 input이 A와 B일 때, A-B는 A+(-B)와 같다. 즉, XOR게이트를 아래 그림과 같이 이용하여 가산기에서 사용한 자리올림의 입력비트 Cin을 1로 넣어주면 B의 값은 B’이 되어 결국 A-B를 수행하게 된다.

6. 토의
1비트 감산기부터 분석해보자. 감산기를 만들기 위해 half-subtractor를 먼저 만들어주었다. 이는 full-adder를 만들기 위해 half- adder를 만든 원리와 같다. subtractor는 x, y를 input으로 넣어주고 always문을 사용하기 위해 reg를 설정하였다. 후에 논리 연산자를 사용하여 subtractor 코드를 완성시켰다.
subtractor는 half-subtractor 2개로 이루어진 회로로써 바로 아래단의 비트에 빌려준 1을 고려하여 두 비트의 뺄셈을 한다.

참고자료

· 전전설 교안
· http://cms.kut.ac.kr/user/yjjang/htm_lect/dsys11/M01_VerilogHDL01.pdf
· Xilinx ISE 사용법 by youtube