디지털 시계 설계 설계보고서(충북대 및 타 대학교)

소개

전자회로실험 과제물인 시계만들기 결과보고서입니다.
시계 설계부분 완벽하게 설명되어 있고 프로그램을 사용한 시계의 회로 구성 등등 많은 사진자료들이 첨부되어 있습니다. 총 18페이지로 알차게 작성되어 있으므로 돈 값 하는 보고서라고 자부합니다.
많은 도움 되시길 바랍니다.

목차

없음

본문내용

1) 디지털 시계의 구성
<그림 1>에 나타낸 디지털 시계의 전테 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯하여 BCD-to-7세그먼트 디코더(TTL 7447), 12시간 표시기 디코더, module-N 카운터 등이 필요하다. modulo-N 카운터의 종류는 6진 카운터, 10진 카운터, 12진 카운터가 필요한데 7장 동기식 카운터에서 배운 대로 설계를 하면 된다.

④ 카운터에서 enable 기능의 필요성

<그림 1>의 디지털시계 전체 블록도에서 보았던 것처럼 모든 카운터가 하나의 공통 클럭 펄스에 동기되어 있기 때문에 만일 enable 제어 기능이 없다면 클럭 펄스가 하나씩 인가될 때마다 모든 카운터가 동시에 각각 1씩 증가하게 될 것이다. 그러나 시계를 구성하는 각 카운터가 1이 증가하는 시점이 다르기 때문에 각 카운터마다 enable 기능을 갖는 카운터를 설계해야 한다.

4) 오전/오후 표시 회로 설계

오전/오후의 표시는 시간이 11시 59분 59초에서 12시로 변할 때에 맞추어 오전/오후 표시가 바뀌도록 하면 될 것이다. 따라서 시를 나타내는 12진 카운터의 enable 출력 를 T 플립플롭의 입력에 연결해주면 정확히 12시간마다 한 번씩 상태 값을 바꾸게 된다. 오전/오후 표시 회로에서는 LED 2개를 사용하여 오전/오후를 표시하도록 하였으며, T 플립플롭의 값에 따라, 오전 또는 오후에 해당하는 LED가 켜지게 된다.

5) 시간 설정 회로

시간을 설정하는 동안에는 시계가 동작하지 않도록 하고, 정확히 원하는 주기동안 를 1로 만들어 주는 문제는 스위치를 한번 눌렀다 땔 때마다 한 클럭 주기 동안 1을 출력해 주는 단발펄스 발생회로를 사용해서 회로를 설계하기로 한다.
모드(Mode)입력 M이 1일 경우에는 앞에서 설계했던 회로에서와같이 초 자리 10진 카운터의 에 1이 공급되어 정상적인 카운트 동작을 수행하며, M이 0이 되면 카운트 동작을 중지한다.

참고자료

· 없음