서강대학교 디지털논리회로실험 레포트 7주차

소개

"서강대학교 디지털논리회로실험 레포트 7주차"에 대한 내용입니다.

목차

1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 참고문헌

본문내용

1. 실험 제목: counters와 state machine 설계
2. 실험 목적:
1) counters:
-counter의 구조와 동작원리를 이해한다
-비동기/동기 counters
2) state machine design
-mealy and moor machines를 구분하고 각각의 동작 특성을 이해한다.
-state machine을 분석하고 설계할 수 있는 능력을 기른다.
3. 이론
3-1) counters
Counter는 그림 1과 같이 clock에 의해 단일 cycle을 반복적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정된다. 가장 일반적인 형태의 counter 유형은 n-bit binary counter이며 n개의 flip-flop으로 구성되어 2n개의 상태를 갖는다.

그림 1. Counter의 일반적인 cycle

-비동기 counter
별도의 부가적인 소자 없이 n개의 flip-flop만으로 가장 간단한 형태의 n-bit binary counter를 구성할 수 있다. Counter를 구성하는 flip-flop의 clock신호를 공유하지 않는 counter를 비동기 counter라고 한다. 그림 2와 같은 형태의 구조를 갖는 counter를 특별히 ripple counter라고 하며 대표적인 비동기 counter이다. 그림 2에서 Q0의 변화는 다음 flip-flop의 clock으로 작용하고 T flip-flop의 동작 특성에 따라 Q1은 Q0신호 주기의 2배에 해당하는 신호를 발생한다. 이와 같은 연결이 계속되어 counter를 구성한다.

그림 2. 4-bit binary ripple counter
-동기 counter
동기 counter는 counter를 구성하는 모든 flip-flops의 clock 입력을 동일한 CLK신호로 연결하여 flip-flop의 출력이 동시에 변경될 수 있도록 한다. 그림 3-(a)가 그 예인데, 그림에서는 counter를 enable 하는 신호도 사용되고 있다.

참고자료

· Fundamentals of Digital Logic with VHDL Design/Stephen brown, Mcgrawhill 3rd ed.
· spartan-3 libraries guide for schematic designs