실험22_flip-flop 회로_결과레포트

목차

1. 실험이론
2. 실험과정
3. 실험결과
4. 실험고찰
5. 참고문헌

본문내용

1. 실험이론

⑴ RS flip-flop
Reset과 Set 2입력 단자와 와 2출력 단자로 구성된 순서 논리 회로를 RS flip-flop (이하 FF)라고 한다.
S 단자에 High가 인가될 경우 가 High로 출력되고, R 단자에 High가 인가될 경우 가 High가 되기 때문에 각각을 Set, Reset으로 명명한다. 또한 출력은 와 이므로, 두 출력 단자 사이의 출력은 서로 inverse 관계를 유지한다.

RS FF는 NAND 게이트 두 개 또는 NOR 게이트 두 개로 구성할 수 있다. 를 출력하는 NAND(또는 NOR)게이트의 2입력은 Reset과 이고, 를 출력하는 NAND(또는 NOR)게이트의 2입력은 Set과 이다. 즉, 다른 게이트의 출력을 피드백 되어있는 형태이다.
이 때 피드백 때문에 RS FF의 설계 의도와는 어긋나는 경우가 발생한다.

참고자료

· 대한전자공학회 편, 「전자전자기초실험」 파주 : 청문각, 2013.
· William H. Hayt 외 2인, 「Hayt의 회로이론」 홍순찬 외 2인 공역, 서울 : 한국 맥그로힐, 2013.
· Tocci Ronald J.외 2인, 「디지털 시스템」 신인철 외 2인 공역, 서울 : PEARSON, 2011.