[예비레포트] 증폭기의 주파수 응답특성

목차

1. 실험개요
2. 배경이론
3. 실험회로
4. 실험 기자재 및 부품
5. 예비 보고 사항
6. PSpice 모의실험 결과
7. 예비 퀴즈 문제
8. 실험 절차
9. 참고문헌

본문내용

1. 실험개요
이 실험에서는 [실험13]에서 구현한 공통 소오스 증폭기의 주파수 응답 특성을 이해하고 실험함으로써 대역폭(bandwidth)의 개념을 이해하고. 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 시용되는 트랜지스터 내부의 기생 커패시턴스들로 인해서 주파수에 따라 전압 이득 및 위상의 변하게 된다. 어느 주파수 대역까지 증폭기의 전압 이득이 유지되는지의 척도인 대역폭을 일이야 원하는 범위에 사용할 수 있게 된다. 그리고 증폭기의 전류나 면적이 제한되어 있을 때, 증폭기 전압 이득과 대역폭의 곱은 일정한 관계가 성립하는데, 실험을 통해서 이러한 관계를 이해하고자 한다.

2. 배경이론
[그림 14-1]은 [실험 13]에서 실험한 능동부하가 있는 공통 소오스 증폭기의 회로이다. Ml과 M2 모두 포화 영역에서 동작을 해야 증폭기로서 시용할 수 있고, M2의 출력 저항 ro가 부하의 역할을 하게 된다([그림 13-5] 참조).
[그림 14-1] 능동 부하가 있는 공통 소오스 증폭기의 회로
[그림 14-1] 회로의 저주파 대역에서의 전압이득은 로 표현할 수 있다([그림 13-6] 참조).
MOSFET의 고주파 대역에서의 소신호 등가회로는 [그림 14-2]와 같이 나타낼 수 있다 게이트와 소오스 사이, 게이트와 드레인 사이에 각각 커패시턴스가 존재함을 알 수 있다.
[그림 14-3]은 [그림 14-2]에 나타낸 MOSFET의 고주파 모델(high frequency model)을 적용한 공통 소오스 증폭기의 소신호 등가회로이다.
[그림 14-3] 능동 부하가 있는 공통 소-오스 증폭기의 소신호 등가회로
[그림 14-3]을 분석하기 위해서 드레인 단자에서의 키르히호프의 전류 법칙을 적용하면 식 (14.1)과 같이 표현할 수 있다.
(14.1)
드레인 단자에서의 키르히호프의 전압 법칙을 적용하면 식 (14.2)와 같이 표현할 수 있다.
(14.2)
게이트 단자에서의 KCL을 적용하면 식 (14.3)과 같이 표현할 수 있다.
(14.3)
식 (14.2)와 식(14.3)을 연립하면 식 (14.4)와 같이 표현할 수 있다.
(14.4)

참고자료

· 『단계별로 배우는 전자회로실험』, 한빛아카데미, 2015, (이강윤)
· 『Microelectronic Circuits』, Oxford Univ Pr ,2011, (Sedra • Smith)