한컴오피스 
-
미리보기
목차
1. 제목
2. 실습 목적
3. 실습 내용/ 실습 결과
4. 연습문제
5. 실험 결과 및 고찰
6. 참고문헌본문내용
제목
7-세그먼트 디코더 설계
실습 목적
하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자리 16지수를 한자리 7-세그먼트에 출력하며 스위칭 인코더와 7-세그먼트 디코더의 동작특성을 알고, FPGA kit와 연결하여 직접 출력하도록 한다.
VHDL 코드
- VHDL 코드 주요 동작부분 해석
① 18행의 rising_edge(clk)는 클럭의 상승 에지가 발생하는 것을 검사해 에지에 동기시키고 값을 할당한다. 푸시버튼 스위치 인코딩에서는 클럭의 상승 에지에서 눌린 스위치를 검사하고, 해당 키 값을 외부에서 선언된 출력 포트 keyVal에 할당한다.
② 36행의 When others => null; 구문을 통해서 스위치는 모두 16비트이므로, 65,536가지 경우가 있을 수 있지만, 이 가운데 16가지 경우만 입력으로 사용되고, 나머지의 경우는 사용하지 않는다.참고자료
· 양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010)
· 노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017)태그
-
자료후기
Ai 리뷰매번 새로운 인사이트를 제공해 주어 지식의 폭이 넓어지는 기분입니다. 지식판매자 덕분에 많은 것을 배우고 있습니다. 정말 추천하고 싶습니다!
-
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
문서 초안을 생성해주는 EasyAI
