A+ 전기회로실험 13장 병렬회로 설계 <4주차 결과보고서>

목차

1. 실험목적

2. 실험결과
1) 실험에 사용되는 저항기의 측정 저항값
2) RT를 만족하는 병렬 저항기 회로망의 설계
3) 전압 V로부터 전류 I를 생성하는 회로 설계
4) 전류 분할회로 설계

3. 실험에 대한 고찰

본문내용

실험목적
① 지정된 전압, 전류 및 저항조건을 만족하는 병렬회로를 설계한다.
② 회로를 구성하고 시험하여 설계조건을 만족하는지 확인한다.

실험결과
1. 실험에 사용되는 저항기의 측정 저항값
실험 13의 첫 번째 실험은 각각의 저항을 측정하는 실험이다. 앞의 실험 11의 첫 번째 실험 때와 동일한 실험 이였기 때문에 다시 측정하지는 않았다. 다만 마지막 R6 저항 부품이 없어서 측정하지 않았다. 각각의 저항은 4번째 띠에 금색을 띄고 있었으며 따라서 허용오차가 5%이였다. 각각의 저항들은 5%미만으로 오차들이 나왔다. 오차들의 이유를 살펴 보면, 이는 저항기가 대량 생산되므로 재료나 제조공정상의 변화에 의해 실제 저항값에 차이가 있을 수 있고, 또한 DMM 자체의 내부저항이 원인이 될 수 있다.
실험 결과는 다음과 같다.
2. RT를 만족하는 병렬 저항기 회로망의 설계
실험 13의 두 번째 실험은 병렬회로를 구성한 다음 총 저항 RT를 만족하는 가지 저항을 설계하는 실험 이다. 앞서 R6 저항이 없었기 때문에 417Ω,1068Ω,1440Ω,2555Ω은 설계 할 수 없었다. 설계의 접근법은 우리가 앞에서 배웠듯이 총 저항은 가장 작은 가지의 저항보다 작다는 것을 이용 하였다. 그리고 빵판에 저항 여러 개를 병렬로 끼워 둔 후 사용하지 않는 저항들은 개방을 시킨 후 하나씩 확인하면서 빠르게 설계 할 수 있었다. 하지만 실제 설계했던 저항과 측정된 저항값은 오차가 있었는데 이유는 저항의 자체 허용오차, 빵판 도선의 저항, DMM 자체 내부저항 등이 이유였을 것이다.
실험 결과는 다음과 같다.
3. 전압 V로부터 전류 I를 생성하는 회로 설계
실험 13의 세 번째 실험은 전압 V가 주어져있는데 요구하는 전류 I를 만들기 위해서 가지 저항들을 설계하는 실험과 가지저항들이 주어졌을 때 전체전압을 옴의 법칙으로 구한 후 요구된 전류를 만드는 실험이다.

참고자료

· 없음