verilog 44multi 보고서

목차

없음

본문내용

1. 실습 이론

① Multiplier
곱셈기는 디지털 회로에서 두 이진수 값을 곱하는 데 사용하는 하드웨어이다. Unsigned, signed 에 따라 구현 방법이 살짝 달라진다.그리고 덧셈-시프트 곱셈기,어레이 곱셈기 등 여러 종류가 있다.현대에는 바우-울리 알고리즘,월리스 트리,다다 곱셈기 등을 사용한다.
② Counter
카운터는 클락의 에지(보통 rising) 마다 up 신호를 감지하여 그 수를 세는 디지털 회로이다. N bit counter 는 0에서 2^n-1 까지 counting 을 할 수 있다.
③ Add-and Shift Multiplier
<counter가 없는 Add-and Shift Multiplier>
<동작 알고리즘>우리가 손으로 하는 곱셈은 부분합을 왼쪽으로 밀어 나온값들을 전부 더하지만,하드웨어 비트의 제한 때문에 곱 레지스터를 오른쪽으로 밀어준다.처음 잉여4bit는 승수를 위해 사용한다.
상단 회로의 상태도이다.제어기와 카운터가 분리되어 있지 않기 때문에 상태의 수가 10개나 된다. (카운터로 따로 세어주지 않고 상태를 복사 붙여넣기에 늘려버리기 때문,지금은 4bit 라서 s1~s3, s3~s5, s5~s7, s7~s9 8밖에 없지만 100bit 곱일 경우 무척 커질 것이다.) 따라서 제어기와 카우터를 분리해 주는 것이 bit를 절약할 수 있는 방법이다. 100(n)을 셀 수 있는 counter는 7bit만 있으면 된다.하지만 카운터를 사용하지 않고 모두 상태를 할당한다면 2*100+1=201, (2n+1) 즉 8bit가 필요하다.이는 숫자가 커질수록 격차가 더 커질 것이다.

참고자료

· 없음