[Ayeun]컴퓨터구조 계산기 설계 보고서

목차

1. 계산기 회로 완성 및 Timing simulation과 각 부분 동작 설명
2. Contol sequence counter
3. A,B Register, Mux
4. ALU
5. 최종 계산기 회로도
6. timing simulation 결과

본문내용

#계산기 회로 완성 및 Timing simulation과 각 부분 동작 설명
가감산기 회로는 제어신호에 따라 덧셈을 수행하거나 뺄셈을 수행하는 회로를 말한다.

덧셈 - 회로에서 제어신호 S=0일 경우 Bi㊉0=Bi이므로 입력 Bi가 그대로 전가산기에 인가되어 덧셈이 수행된다.
뺄셈 - S=1일 경우 Bi㊉1=B'i가 되어 전가산기에 Bi의 2의 보수가 인가되는 동시에 또한 전가산기의 캐리 입력 C1에 1이 인가되어 결국 A+(B의 2보수) 연산이 수행되는데 이는 뺄셈이 수행된다.

설계에 사용할 TTL Logic
74194 4-bit shift register
74157 2-to-1 MUX
7476 J-K flip-flop
7474 D flip-flop

#Contol sequence counter
제어순서가 결정되면 이 제어를 시행하는 논리 시스템을 설계해야 한다.
이 논리 시스템을 Control sequencer라 하며 각 Micro-operation을 시행하는데 필요한 timing pulse를 출력으로 낸다.

참고자료

· 없음