고려대 디지털시스템실험 Latch 와 Flip-Flop

목차

1. 기본지식
1) Latch
2) Flip-Flop
3) BCD Ripple Counter
4) 4Bit Register , 4Bit Shift Register

2. 실험방법
1) SR Latch 구성
2) D Flip-Flop 구성
3) JK Flip-Flop 구성
4) BCD Ripple Counter 구성
5) 7 Segment Ripple Counter (선택)
6) 4Bit Register
7) 4Bit Shift Register 구성

본문내용

Latch
Latch 회로란 기억회로로. 입력에 따라 출력이 변화를 갖는다.
이번 실험에서는 SR Latch를 다룬다.
S 는 set R 은 reset을 의미하며 회로의 진리표는 다음과 같다.
Flip-Flop
Flip-Flop 회로란 Latch 와 유사하지만 CLK 신호에 의해 출력을 얻을 수 있는 회로이다.
CLK의 입력이 없으면 이전 상태를 유지한다. 즉, CLK으로 제어해줄 수 없는 Latch의 보안된 회로라고 볼 수 있다. Flip-Flop의 종류는 여러 가지가 있으나 이번 실험에서는 D Flip-Flop, JK Flip-Flop을 다룬다. positive-edge 와 negative-edge는 각각 CLK이 0->1, 1->0으로 바뀌는 시점에 작동한다는 것을 의미한다.
SR Flip-Flop이란 즉, CLK의 입력에 의해 동작되는 것이다.

참고자료

· 없음