논리회로설계실험 기본게이트설계 예비보고서

목차

1. 실험 목표
2. 예비 이론
3. 실험 내용
4. 출처 (Reference)
5. 고찰

본문내용

1. 실험 목표
Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 모델링 방식으로 작성해 본다. 이후 테스트 벤치 코드를 작성하여 시뮬레이션을 해보아AND, OR 게이트의 작동에 대하여 알아본다.이를 통하여 Xilinx 프로그램기본적인 사용법과 작동 원리를 이해해 본다.
2. 예비 이론
(1) CPLD, FPGA란?
CPLD는 복합 프로그래머블 논리 소자 (Complex Programmable Logic Device)는 현장 프로그래머블 게이트 어레이 (FPGA)와 프로그래머블 어레이 논리 (PAL)의 복합성과 구조적 특성을 지니고 있는 프로그래머블 논리 소자 (PLD)이다.이는 초기 개발비가 필요 없고, 회로를 여러 번 고쳐 쓸 수 있기 때문에 ASIC나 ASSP를 대치하는 차세대 반도체 집적 회로로 부상하고 있다.
FPGA(field programmable gate array, 필드 프로그래머블 게이트 어레이)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다.설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. FPGA의 특성으로는 재프로그래밍이 가능하다는 것, 빠른 작업 처리속도, 회로 디자인변경의 용이성 등이 있다. FPGA는 작업이나 IT환경에 따라 가장 좋은 성능을 내도록 맞춤 설정을 할 수 있다는 것이 큰 강점이며, 시스템이 노후화되고 용도가 바뀌면 하드웨어를 다시 설계하지 않고도 칩 설정을 바꿔 재사용할 수 있다.
CPLD는 FPGA의 가장 큰 차이점은 CPLD는 칩내부에 비활성 메모리가 존재한다는 것이다.그 외의 차이점은 프로그램 할 수 있는 논리 요소의 차이다. CPLD가 수천수만 개의 논리 게이트를 보유한다면, FPGA는 수만•수백만 개의 논리 게이트를 지원한다.

참고자료

· TTA 한국정보통신기술협회, 정보통신용어사전, 2017-3-11Retrieved march 11, 2017, from<http://word.tta.or.kr/dictionary/searchList.do>
· IT World 용어 풀이, 뉴스,FPGA(Field Programmable Gate Array),Retrieved march 11, 2017, from<http://www.itworld.co.kr/news/102140>
· 아이뉴스24 뉴스, 반도체/디스플레이, “프로그래머블 반도체(FPGA)”, Retrieved march 11, 2017, from
· <http://news.inews24.com/php/news_view.php?g_serial=983973&g_menu=020810&rrf=nv
· CIOKorea 뉴스, Agam Shah | IDG News Service, Retrieved march 11, 2017, from
· <http://www.ciokorea.com/news/31045#csidx4dc0a7b20bd24559372de630ffbf685 >
· 위치백과 “FPGA” Retrieved march 11, 2017, from 1
· <https://ko.wikipedia.org/wiki/FPGA>
· 두산백과 doopedia“AND,NAND, OR, NOR, XOR 게이트” Retrieved march 11, 2017, from<http://www.doopedia.co.kr/>
· “01_VHDL의+개요”, PDFRetrieved march 12, 2017, from
· <http://www.icampus.ac.kr/front/study/DataAction.do?method=view&lmsBdotSeq=2488938&lmsBlbdId=4>
· 네이버 블로그 Retin_Asparagus“HDL Modeling” Retrieved march 12, 2017, from
· <http://vosej_v.blog.me/50182236385>