한컴오피스 
-
미리보기
목차
1. 설계한 회로도 및 회로설명
2. 사용한 회로에 대한 DC/AC해석
3. SPICE simulation(netlist, 결과파형)
4. 회로 설계과정에 대한 자세한 설명
5. 고찰본문내용
※ VDD 30V, 입력신호 진폭 100mV Sin wave 고정
위 회로도는 1단 모스펫 증폭기와 2단의 모스펫 증폭기를 결합하여 더 큰 전압의 이득을 만든 회로도이다.
이 회로도에서 앞의 빨간 부분의 커패시터는 Cut off 주파수를 위하여 부착한 회로이고, 파란 도형이 증폭기 이다.
1단의 모스에서 어느정도 증폭을 시키고 2단이 모스 증폭회로를 Gain Stage로 설정하여 110배의 증폭을 만들었다.
이 회로에서 C1과 C2, Co는 접합커패시터로 AC의 신호를 제거 하는 역할을 한다.
또한 Cs와 Cp는 Bipass 커패시터로 모스펫의 Source부분에 전류를 흘려 전압이득을 높여주는 역할을 한다.
<중략>
이번 실험을 하여 Spice로 저항값을 계산하였지만 맞지 않아 저항값을 고쳐가며 시뮬레이션을 성공하였고, 실제로는 되질않아 다시 저항값을 고치는데 있어 많은 노력과 어려움이 들어갔다. 하지만 모스펫을 이용한 증폭회로도에 DC와 AC해석 그리고 두 단의 MOSFET 증폭회로를 붙여서 증폭을 해내는 것을 보며 여러므로 알수 있는 점이 많았다.참고자료
· 없음태그
-
자료후기
Ai 리뷰지식판매자가 등록한 자료는 과제에 직접 활용할 수 있는 유용한 내용이 많아, 큰 도움이 되었습니다. 앞으로도 계속 좋은 자료 부탁드립니다! 감사합니다.
-
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
문서 초안을 생성해주는 EasyAI
