결과보고서 - 연산 증폭기 특성

목차

없음

본문내용

◦ 연산 증폭기의 이득
- 아래와 같은 회로를 구성한 후 저항을 바꿔가면서 입/출력 전압을 측정한 후 측정 결과를 바탕으로 이득을 구하였다. 실험 결과는 시뮬레이션 결과와 상당히 유사하였으며, 결과표와 그래프는 다음과 같다.

<중 략>

◦ 고찰
1. 연산 증폭기의 최대 무왜곡 출력 전압은 증폭기 이득에 따라 변하는가?
- 그렇다. 아래의 회로도와 시뮬레이션 그래프는 RR이 2kΩ, 3kΩ인 경우를 차례대로 나타낸 것으로 RR의 크기가 커짐에 따라, 즉 이득이 감소함에 따라 높은 입력 전압에서도 파형이 왜곡되지 않는 것을 볼 수 있다.

참고 자료

없음