아주대 전자회로실험 설계 결과보고서 2. C측정회로

목차

없음

본문내용

이번 설계실험은
1. Common Source (공통소스단)를 설계하여 그것의 특성을 알아보고 ,
2. 설계한 공통소스 증폭단에 약간의 저항을 가해주어 다시 값들을 측정하는 것이었다.
게다가 우리는 PMOS와 NMOS를 이용하여 만든 CMOS 능동부하 증폭단의 특성을 측정하는 실험까지 추가로 실시하여 총 3가지의 실험을 진행하였다.
따라서 이번실험에서 공통소스단의 특성을 분석하고 또한 공통소스단을 이용한 CMOS의 특성을 잘 알아 볼 수 있는 실험회로를 찾았고 그 결과 Degeneration을 사용한 회로를 구성하고자 계획하고 직접 실험하였다.

3. 실험이론
실험 이론은 다음과 같다. 우리가 회로를 사용함에 있어서 고려해야 될 부분이 많이 있다. 그중 하나가 바로 회로의 온도나 여려가지 환경에 관한것인데, 온도가 높아지면 회로가 뜨거워지는 것은 물론 여러 가지 과부화가 나타나면서 처음 회로를 구성하며 생각했던 부분과 전혀 다르게 결과 값이 출력되는 것이 나타난다. 따라서 이 문제를 어느정도 해결하기 위해 나온 것이 회로의 degeneration을 통한 feedback회로를 구성하는 것이다. 이 부분을 확실히 이해하기 위해 BJT회로를 통해 설명해보고자 한다.
아래 회로는 환경의 변화로 인해 회로가 민감하게 변한 그림이다.

위 그림과 같이 를 걸어주어 값이 증가하고 그에 따라 값도 증가하고 결국 값이 증가 하지만 그에 따라 값이 감소하여 값도 감소하고 결국다시 값도 감소하는 negative feedback을 걸어 주는 회로가 바로 degeneration된 BJT회로이다.
마찬가지로 MOSFET도 Source에 를 걸어주면 아래와 같이 다른 상황 변화를 최소화 시킬 수 있는 degeneration 회로를 구성할 수 있다.

이 회로가 우리가 구성할 2번째 회로이다.

-이러한 이론이 부합해서 우리의 두 번째 설계 진행 방법은 다음과 같다.

*첫 번째 실험에서는 DC analysis 에서의 Vgs 값과 Vds값의 변화에 따른 MOSFET의 특성을 분석하는 실험을 진행한다.

참고자료

· 없음