[대충] 예비 가산기와 ALU 그리고 조합논리회로 응용

소개

디지털공학실험 가산기, ALU, 조합논리회로에 대한 예비 자료입니다.
기존 등록된 자료들을 보시면 너무나 방대한 내용,
체계적인 정리에 부담스러워 직접 작성했습니다.
실험과목은 기본적으로 1학점이고,
보고서의 경우 기한내 제출만 하시면 10점 만점 중 기본점수가 7~8점입니다.
학점은 보고서가 아닌 시험으로 좌우되기에 보고서를 대충 쓰실분들만 다운 받으시길 바랍니다.

목차

1. 실험 목적
2. 실험 이론
3. 예비보고 사항

본문내용

1. 실험 목적
반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.
상용 ALU의 기능을 이해하고, 4비트 ALU를 이용하여 두 수의 가감산을 실험해 동작과 응용 원리를 확인한다.

2. 실험 이론
① 반가산기
1비트의 이진수로 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 하며, 이때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다.
② 전가산기
두 개의 이진수와 아래 자리에서 발생한 자리올림수를 더해주는 회로를 전가산기라 하며, 3개의 입력과 2개의 출력을 가진다.
③ 산술논리 연산장치(ALU)
●산술논리 연산장치
ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI내에서 이루 어지도록 한 소자이다. 4비트 ALU인 74x181은 24개의 단자를 가지고 있다.
●74181 ALU의 기능
74181은 16가지의 산술 및 논리연산을 수행할 수 있으며 2개의 4비트 입력과 1개의 4비 트 풀력을 가지고 있다.

참고자료

· 없음