디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

소개

2014년 1학기 인하대 전자공학과 디지털 논리회로 VHDL과제입니다.
과제 점수는 따로 안 알려주셨지만, 디지털 논리회로 최종 성적은 A+ 맞았습니다.

목차

1. 실험목표

2. 실험과정 및 소스코드
1) 1bit full adder 코딩
2) 4bit full adder 코딩
3) Test bench 코드 작성

3. 실험결과

4. 고찰

본문내용

1. 실험목표
이번 실험의 목표는 4bit full adder를 VHDL언어로 코딩하여 ModelSim프로그램으로 시뮬레이션하는 것이었다. (단 XOR를 사용하지 않는다.)

2. 실험과정 및 소스코드
4bit full adder를 작성하기에 앞서 4bit fulladder의 구성요소로 사용할 1bit fulladder를 코딩하여야 했다.

@1. 1bit full adder 코딩
1bit fulladder는 세가지 입력과 두가지 출력을 가지는데, 세가지 입력은 모두 bit로 선언하였고, 두가지 출력 역시 bit로 선언하였다.
세가지 입력 X, Y 그리고 CIN (carry in) 의 연산결과로 두가지 출력 S (X와 Y의 합)와 COUT (carrt out)이 출력되었다.
진리표를 작성하여 논리식을 세우는데, 두가지 출력의 논리식 모두 간단히 작성할 수 있었다.
하지만 이번 코딩에서는 출력의 논리식에 XOR를 사용하지 않고 1bit full adder를 코딩하여야 했다.


<생 략>

참고자료

· 없음