논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

목차

1. Introduction
2. Design
3. Conclusion
4. Evaluation

본문내용

1. Introduction
Process구문을 이해하고 동작적 표현(Behavioral Representation)과 자료 흐름적 표현(Dataflow Representation)의 차이에 대하여 숙지한다.
VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다.

<중 략>

4비트의 계산으로 4비트가 나오는 것이기 때문에 값의 표현에 한계가 있다. 따라서 [그림 4]의 보수표를 이용하여 결과값을 참고하면 된다.
이론값과 실험값을 비교해보니 두 값은 정확하게 일치하는 것을 볼 수 있었다. 간단한 회로였지만 modelsim을 사용해보고 이론값과 결과값을 비교해 볼 수 있는 실험이었고 두 값은 일치한다는 것을 알 수 있었다.

참고자료

· 논리회로설계실험, 김종태 교수님, 4주차 강의노트, p14
· 논리회로설계실험, 김종태 교수님, 4주차 강의노트, p7
· 논리회로설계실험, 김종태 교수님, 4주차 강의노트, p16
· 리회로설계실험, 김종태 교수님, 4주차 강의노트, p13
· LOGIC DESIGN 6판 / Roth, Charles H
· VHDL을 이용한 디지털시스템 설계 2판 / Roth, Charles H