순차회로 설계 예비보고서

목차

1. 실험 목표

2. 예비 이론
1) Latch
2) Flip-Flop(F/F)
3) Register

3. 실험 내용
1) 실험 1. JK F/F
(1) 진리표
(2) 특성표
(3) 상태도
(4) 논리 기호
(5) Nor 게이트를 이용한 JK F/F 회로도
(6) VHDL 코딩
2) 실험 2. Register
(1) D F/F 4개를 가지는 병렬 레지스터 회로도 그리기
(2) 시프트 레지스터 VHDL 코딩

4. 출처 (Reference)

5. 고찰

본문내용

1. 실험 목표
- 순차회로의 기본요소인 Latch와 Flip-Flop에 대하여 알아보고, 이를 응용한 레지스터의 작동 방식에 대해서도 이해를 한다.

2. 예비 이론
(1) Latch
- Clock 신호에 관계없이 모든 입력을 감시하다가 언제든지 출력을 변화시키는 비동기식 순서논리소자로 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다.
- 가장 대표적인 예가 Flip-Flop이고, Flip Flop은 속도가 빨라서 Register 구현에 가장 많이 사용된다.
- 왼쪽 1 bit latch 그림에서 DI는 data input, DO는 data output, W는 입력 신호이다.
- 기본적인 latch로는 S-R(Set-Reset) latch가 있으며, NAND 또는 NOR 게이트 2개로 구성된다.
(2) Flip-Flop(F/F)
- 클록 신호에 따라 정해진 시점에서의 입력을 샘플링해서 출력에 저장하는 동기식 순서논리소자이다.
- Latch와 유사하지만 가장 큰 차이점으로 Latch는 입력신호가 인가되는 순간 바로 출력에 반영되지만, Flip-Flop은 Clock 신호가 인가되는 순간의 입력신호만 출력에 반영된다는 점이다.
- 즉, Latch는 Clock 신호와 무관하게 출력이 결정되는 소자로 비동기식(asynchronous)이라 하고, Flip-Flop은 Clock 신호에 맞추어 출력이 결정되기 때문에 동기식(synchronous)이라 합니다.
- 가장 대표적인 F/F으로 SR latch 앞에 AND 게이트 2개와 Clock 입력을 추가한 SR F/F이다.
- 단순 논리기호로만 따지면 SR latch에 CLK 신호가 붙은 꼴로 latch 와 F/F의 대표적인 차이점이 반영되어있다.
- 그 외에도 D F/F, JK F/F, T F/F 등이 있다.
※ D F/F
- SR F/F에서 부정인 상태(S=R=1)를 제거하기 위해 S와 R의 입력을 동시에 1이 되지 않게 만든 Flip-Flop이다..

참고자료

· 아이캠퍼스(논리회로설계실험) 8주차 강의자료 : www.icampus.ac.kr
· Latch, F/F : http://recipes.egloos.com/4972694
· Latch
· http://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD#.EB.9E.98.EC.B9.98.28latch.29
· Latch와 F/F의 차이점
· http://kin.naver.com/qna/detail.nhn?d1id=11&dirId=1118&docId=111084960&qb=bGF0Y2g=&enc=utf8&section=kin&rank=1&search_sort=0&spq=1&pid=R2cwxF5Y7uNssuOdZ74sssssssl-414256&sid=U2HwCgpyVokAAGCcEeI