[VHDL] 디멀티플렉서 설계

소개

디멀티플렉서 설계
사용 프로그램 : Quartus II
VHDL 코드 설계 , 압축파일에는 보고서, 파일이 압축되어 있습니다.
보고서에는 디멀티플렉서 설계, 시뮬레이션 결과 등의 내용이 있습니다.

자료를 받으시고 후회하시는 일은 절대 없을 거라고 확신합니다.

목차

없음

본문내용

∙ 실습 목적
디멀티플렉서(Demultiplexer)는 하나의 입력을 여러 개의 출력 중의 하나로 전송한다. 1x4 디
멀티플렉서는 하나의 입력을 4개 출력 중의 하나로 전송하며 선택된 출력에 입력을 전송할 때
나머지 출력은 그 전에 할당받은 값을 유지한다. 이것은 VHDL이 합성되는 과정에서 그 전의
값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 본 실습에서는 디멀티플렉서의 동작
을 이해하고, VHDL이 회로로 합성되는 과정을 이해한다.
∙ 실습 내용
1. [그림 3-26] 블록도와 진리표 같이 동작하는 디멀티플렉서를 설계하라. 이때 순차문인
if~end if 또는 case~when을 사용해서 L5.2에서 설명한 것과 같이 두 가지 방법으로 설계한
다.

<중 략>

※ 첫 번째 방법에서는 입력이 할당되는 출력만 지정했으므로 할당된 값은 나오지만 나머지
출력은 별도로 값을 할당하지 않았기 때문에 그 전에 할당받은 값을 유지한다.
두 번째 방법에서는 나머지 출력에 대해서도 ‘Z(high impedence)`를 지정했기 때문에 값이
제대로 나오는 것을 볼 수 있다.
3. 컴파일된 pof 파일을 DigComV32에 다운로드하여 실행하고, [표 3-23]에 나타난 순서대로
선택 신호와 입력을 넣었을 때 출력값을 채우고, 첫 번째 방법에 의해 출력을 지정하지 않았
을 때 어떤 동작을 하는지 아래 표를 작성하고 실습 결과 및 토의에 설명하라.

참고자료

· 없음