VHDL실습 MUX 및 Decoder

소개글

VHDL설계 및 실습 과목의 수업과제로
MUX 및 DECODER의 논리, 소스코드, 실행과정, 보드에 다운로드하여 작동하는 과정까지
나와있는 레포트입니다.

목차

1.서론 및 배경이론

2.실습 내용
(1) 1bit 2⨯1 multiplexer
①schematic
②VHDL
(2) 2bit 2⨯1 multiplexer
①schematic
②VHDL
(3) 1bit 2⨯1 Demultiplexer
①schematic
②VHDL
③ 실습결과
(4) 2⨯4 Decoder
①schematic
②VHDL
③ 실습결과
(5) FND Decoder
① VHDL

본문내용

1.서론 및 배경이론

논리게이트를 사용한 흐름제어
-> ENABLE은 ‘할 수 있게 하다’라는 의미로 출력을 제어할 수 있는 논리게이트이다.

입력B를 1로 고정시켜놓은 and게이트이기 때문에 입력A가 그대로 출력으로 나온다.

입력B를 1로 고정시켜놓은 nand게이트이다. nand게이트는 and게이트의 반대로, 입력A의 반대 값이 출력으로 나온다.

입력B를 0으로 고정시켜놓은 or게이트이다. 따라서 입력A가 그대로 출력으로 나온다.

입력B를 0으로 고정시켜놓은 nor게이트이다. or게이트의 반대게이트로 입력A의 반대 값이 출력으로 나온다.

-> INHIBIT은 ‘억제하다’라는 의미로, 출력을 하나로 차단시킨다.

입력B를 0으로 고정시켜놓은 and게이트이다.
and게이트는 입력이 둘 다 1일때만 출력이 1이 나오므로 입력A에 어떤 값을 넣든 출력은 0이 나온다.

입력B를 0으로 고정시켜놓은 nand게이트이다. nand게이트는 and게이트의 반대로 입력이 둘 다1일 때 만 출력이 0이 나오므로 입력A에 어떤 값을 넣든 출력이 1이 나온다.

입력B를 1로 고정한 or게이트이다. or게이트는 입력이 하나라도 1이면 출력이 1이므로 입력A에 어떤 값을 넣든 출력이 1이 나온다.

입력B가 1로 고정된 nor게이트이다. or게이트의 반대로 입력이 둘 다 0인 경우에만 출력1이 나오므로 입력A에 어떤 값을 넣든 출력은 0이 나온다.

2.실습 내용
(1) 1bit 2⨯1 multiplexer
멀티플렉서는 여러 개의 입력신호 중 제어신호에 의해 하나를 선택해 단일 출력을 하는 조합논리회로다.

회로는 다음과 같이 and게이트 2개, not게이트 1개, or게이트 1개로 이루어져있다. S입력신호가 출력을 제어한다. S가 0이면 두 번째 and게이트에 한 개의 신호가 0이기 때문에 무조건 0이 나오고 첫 번째 and게이트에 1이 들어가기 때문에 A신호가 출력으로 나오게 되고 다음 or게이트로 연결되어있기 때문에 최종출력 신호인 Y로 A가 출력된다.

참고 자료

없음