VHDL 8층 엘리베이터 구현 코드 및 보고서, 발표자료

소개

서울소재 S 대학교 정보통신공학과에서 08년도 VHDL 수업 중 진행하였던 8층 엘리베이터 구현 과제입니다.
VHDL 기반의 소스 작성 및 Quartus를 이용한 키트 내 검증 및 구현까지 진행하였습니다.
VHDL 소스코드, Quartus binary, 그리고 중긴, 기말 보고서와 발표자료까지 포함하고 있습니다.

컴파일 실행환경

Modelsim 6.1b, Quartus 4.0, SoCMaster-XP100 (kit)

본문내용

Elevator Controller를 VHDL 코드로 작성, 그 동작을 검증 한 후 FPGA Kit 로 옮겨 Controller의 Function적 동작을 보여주는 것이 목적이다. 설계 요구 사양은 Kit의 입, 출력 장치의 한계에 따른 짝수층 Elevator Controller였으며 일부 요소를 제외하면 동작 Logic은 실제 Elevator와 동일 하다. 8개의 LED 를 이용하여 1~8층 사이의 Elevator 동작을 나타내며 내제된 8개의 Push Button은 1,4,6,8층의 외부에서 Elevator를 호출하는데 이용하는 Up, Down 버튼을 나타낸다. KeyPad의 번호판 중 1,4,6,8 버튼은 Elevator 내부에서의 이동 명령을 내리는데 쓰인다. 그 외에 KeyPad 0번은 Reset, # 버튼은 문 닫기에 이용 된다. 설계 Spec 이외에 추가로 구현한 부분은 7-Segment의 사용으로 각 Segment Block 당 2개의 번호 판을 이용하여 왼쪽은 유저가 외부에서 호출한 위치의 층수를 나타내고 오른쪽은 탑승한 유저가 내부에서 이동하고자 하는 목표 지점을 나타낸다. 그 외에 최종 이동 목표 LED는 빠른 속도로 빨리 깜빡거려 Elevator의 동작을 보기 쉽게 나타냈다.

 개발에 이용 된 Tool 들은 다음과 같다
 Modelsim 6.1b(VHDL 코드 작성 및 Function적 동작 검증에 이용)
 Quartus 4.0(Kit에 HDL 코드를 이식하기 위한 합성 단계에 이용)
 UltraEdit(보다 용이한 코드 작성에 이용)
 SoCMaster-XP100(HDL 설계 자료를 구현하는데 이용)

참고자료

· 없음