아주대 전자회로실험A+보고서 [예비] 2장 전류전압변환회로

소개

2011년 아주대 전자회로실험을 들으면서 직접 작성할 보고서입니다.
피스파이스부터해서 많은 공을 들인 자료구요
보고서점수 한 번도 감점 안당해서 보고서에서 만점 받았습니다.
어설픈 자료 여기저기 다 굴러다니는 자료 받지 마시고
이거하나면 끝입니다.

목차

1. 실험목적
2. 실험이론
3. 실험기기
4. 실험방법
5. 문답
6. 예상결과+시뮬레이션

본문내용

1) 이상적인 전류-전압 변화기가 되기 위한 조건
➀ 출력 전압은 입력전류와 R값에 의존한다.
➁ 출력 임피던스가 0이므로 출력전압은 입력 전류에 비례한다.
➂ 전류-전압 변환기를 이용해 전자전류계를 만들 수 있다.
※ 이런 형태의 전류계의 장점은 극저입력 임피던스라는 것인데, 전류계가 직렬로 연결되어 있다는 것으로부터 전류가 측정되는 동안 이 회로는 안정하다.

(4) 전류 증폭기
그림 2-4는 부궤환의 4번째 형태를 보여준다. 이상적으로, 아래 식으로 표현되는 회로는 완전한 전류 증폭기로 동작한다.

1)완전한 전류 증폭기가 되기 위한 조건
➀ 전류 이득을 갖는다.
➁ 구동하는 회로가 안정하므로 입력 임피던스는 0이다.
➂ 출력 임피던스가 무한의 값을 갖는다면 출력전류는 입력전류에 직접 비례한다.

Ⅲ. 실험기기
(1) 전원 :
(2) VOM(Volt Ohm-Milliammeter)-2대
(3) 저항 :, 각 2개
(4) 가변저항 :
(5) OP-AMP : 741C

<중 략>

시뮬레이션 한 후 출력 파형을 관찰해보았느데. 최대값이 거의 5.5V이고, 최소값은 -5.7V인 것을 확인했다. 입력 전압이 음인 1.10ms~1.15ms에서는 출력 전압값이 증가하였고, 입력전압이 양인 1.15ms~1.20ms에서는 출력 전압이 감소하는 것을 알 수 있었다.
입력 신호의 주기와 출력신호 주기는 둘다 100로 같았다. 이러한 결과를 바탕으로 적분기회로임을 확인 할 수 있다.

참고자료

· 없음