[아주대 전자회로실험] 결과1장. 부궤환 회로

목차

1. 실험결과 및 데이터 분석

2. 정리 및 고찰

본문내용

입력전압이 1V라는 말이 가 1V가 되게 하라는 말로 이해해서 입력전압의 진폭을 0.5로 설정하였다. 지금도 어느 것이 맞는지 확실히는 잘 모르겠지만 이 실험에서 중요한 것은 “입력신호에 대해 출력신호가 반전이 되었는가?”, “/, 즉 전압이득이 저항의 변화에 따라 어떻게 달라지는가?” 이렇게 크게 두가지이다. 예비보고서에서 이미 임을 알았다. 위 실험결과와 비교해보면 대체적으로 위 식이 성립함을 알 수 있다. 또한 위식을 자세하게 살펴보면 값이 값보다 커지면(=20, 30 일때) 증폭기의 이득이 1보다 작아짐을 확인 할 수 있다.
예비보고서에서 입력신호 Vin이 (-) 단자에 입력되므로 출력신호는 입력신호와 반대의 위상을 가지게 된다는 것을 배웠다. 이 그래프는 위 실험에서 입력신호와 출력신호의 위상차가 180°라는 것을 보여주는 그래프이다. 입력과 출력이 반전되어 나타나는 전형적인 반전증폭기의 파형이다.
입력/출력 전압 파형
Part 2) 비반전 연산증폭기
· 입력 전압 = 9, 입력 주파수 = 1KHZ
반전연산증폭기 회로구성
반전연산증폭기 회로모델
표에 지시된 RR값으로 변화시키면서 표를 완성한다.

참고 자료

없음