차동증폭기(Differential Amplifier Circuits )

소개

전자회로실험 차동증폭기 관련 예비레포트 입니다.

목차

없음

본문내용

Differential Amplifier Circuits
1. 차동증폭기개요
*차동 증폭기(differential amplifier)
- 아날로그 집적회로(IC)를 구성하는 기본적인 기능 블록.
- 연산 증폭기(op amp)와 비교기 IC의 입력 단으로 주로 사용.
- 차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의 출력단자를 가짐.
- 두 입력신호의 차를 증폭하는 기능으로서 의 식을 가짐.
2. 차동 증폭기 회로
이 회로는 기본적인 차동 증폭기 회로로서 차동 증폭기 회로에서 완벽한 작동을 하기 위해서는 양쪽에 완전한 대칭인 트랜지스터를 사용하는 것이 중요.
회로를 분석하기 위해서는 두 가지 경우를 생각해야함.
1. 일 때 : 차동입력
2. 일 때 : 공통모드입력
공통신호가 입력되었을 때는 아주 작은 이득이 출력되는 데 비해, 반대의 신호가 입력되면, 아주 큰 이득이 출력. 이 때 공통 모드 이득에 대한 차동 모드 이득의 비를 공통모드제거(common-mode rejection)라고 한다.
3. 공통모드입력 해석
트랜지스터 Q1, Q2가 정합되어 있고 회로가 대칭구조를 가지므로, 바이어스 전류 IEE는 두 트랜지스터에 절반씩 분배되어 흐름.
각 트랜지스터의 이미터 전류는
가 되고,
따라서 각 트랜지스터의 컬렉터 전압은
이에 따른 두 컬렉터의 전압 차는
즉, 이상적인 차동 증폭기에 공통모드 전압이 인가되어 인 경우 두 컬렉터의 전압의 차는 0이 됨.

참고자료

· http://www.hanbitbook.co.kr/web/sample/1756/sample_chapter07.pdf
· http://whites.sdsmt.edu/classes/ee322/class_notes/322Lecture20.pdf
· 전자회로 제 10판(Robert L. Boylestad, Louis Nashelsky 저)