[디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 예비보고서

소개

★ 타 레포트와 비교할 수 없는 최고 퀄리티의 레포트입니다 ★

판매자는 고려대학교 공과대학 재학생입니다.

학과 평균평점 : 4.2
디지털시스템실험 성적 : A+

▶ 제가 작성한 레포트의 특징 ◀
1. 현재 저는 디지털시스템실험 과목 뿐만 아니라 물리실험, 화학실험, 전기회로실험, 전자회로실험 등 다분야에 걸친 실험 과목 레포트를 등록해 두었으며, 검증된 퀄리티로 많은 분들이 찾아 주시고 있습니다. 모교분들은 물론이고 다른 학교 분들께도 최고의 자료가 될 것입니다.

2. 위에서 말한 실험 과목 성적은 모두 A+ 입니다. 레포트의 정석을 보여드립니다. 꼼꼼한 내용 요약과 사진 첨부, 엑셀을 이용한 그래프 및 도표 작성 등 활용할 수 있는 모든 것을 사용하여 정성을 다해 작성한 100% 자가작성 레포트입니다.

3. 판매등록 외에는 어떠한 경로로도 공유하지 않았습니다. 다른 경로의 소스 유출 위험은 거의 없다고 보시면 됩니다.

4. 실험 레포트에는 감상같은 것이 들어가면 안되는 것 알고 계시죠? 맞춤법 틀린 레포트 다운받으시고 한숨 쉬신 적 있으신가요? 이젠 그런 걱정은 No! 깔끔하게 잘 작성된 최적의 레포트를 저렴한 가격에 이용하세요.

▶ 모든 레포트는 객관적인 분류를 통해 가격을 차등 책정하여 판매하고 있습니다 ◀
- 디지털시스템실험 예비레포트 기준 -
A+등급 : 모든 Verilog 예상 소스코드 첨부, 코드 해석 및 동작 예상, 핵심 내용 요약 정리 (가격 1200원)
A등급 : 모든 Verilog 예상 소스코드 첨부, 코드 동작 예상, 핵심 내용 요약 정리 (가격 1000원)
B등급 : Verilog 소스코드 첨부가 필요하지 않을 정도로 간단한 실험이거나 코드가 짧을 경우, 핵심 내용 요약 정리 (가격 800원)

이 레포트의 등급은 ■A+등급■ 입니다.

목차

① Address generator
② PC Caculation Unit
③ Branch Handler

본문내용

실험제목
PICO Processor - Address Generator, PC Calculation Unit, Branch Handler
실험목표
① PICO Processor의 Address Generator, PC Calculation Unit, Branch Handler를 구현한다.
실험준비물
ModelSim(HDL Simulator)

<중 략>

각 Boolean algebra formulation은 NOT, AND, OR 게이트를 이용하여 구현할 수 있다.

실험에 대비하여 실제 코딩을 해 보았다.


Boolean algebra formulation로 표현한 offset[31:0]을 각 게이트 소자들을 이용하여 gate level로 구현하였다.

주석에서 알 수 있듯이, offset의 각 부분을 따로 정의하고, 이 offset값의 결과와 입력된 memory address인 base값을 32bit full adder를 이용하여 더하면 최종 output인 gen의 값, 즉 새로운 memory address가 출력되게 된다.

설계된 모듈은 다음을 만족해야 한다.
op = 0일 때 gen = base
op = 1일 때 gen = base+4
op = 2일 때 gen = base+2
op = 3일 때 gen = base+1
op = 4일 때 gen = base-1
op = 5일 때 gen = base-2
op = 6일 때 gen = base-4
op = 7(default)일 때 gen = base

시뮬레이션 결과는 아래와 같다.

아래의 시뮬레이션 결과는, 위의 설계 조건을 만족하고 있음을 확인할 수 있다.

참고자료

· 없음