[토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

소개

현없에 3년째 스마트폰 Hw 개발쪽에 일하고 있습니다. 학생때를 돌이켜보면, 디지털 실습시간이 매우 즐거웠던 것 같습니다. 강의자료도 사용해도 되는 A++ 레포트입니다. 사소한 납땜부터 신호 파형찍어보는것 모두가 도움되니 열공하세요.

이번 실험에서는 산술 기능을 수행하는 회로에 대하여 공부한다.
이러한 산술 회로는 2진수나 2진 코드화 된 10진수로 더하기, 빼기, 곱하기, 나누기 같은 산술기능을 수행하는 조합회로이다. 이러한 산술 회로는 수에 대한 보수 표현과 보수를 기반으로 한 산술의 사용에 기인한다. 이러한 산술 기능을 수행하는 회로에는 Adder와 Adder-Subtractor, mutilplexer등이 있는데 이 실험을 통해서 Adder를 이용한 반가산기, 전가산기, FA를 이용한 4Digit Adder, FA를 이용한 2Digit Adder-Subtractor를 제작하고 그 동작을 검증하여 이러한 조합회로의 성질과 특징에 대해서 알아본다.

목차

1) Abstract
2) Background
3) Simulation
4) Experimental Results (altera DE-2 Board)
5) Analysis
6) Conclusion

(1) HA 회로를 설계하고 제작하여 동작을 검증하고, FPGA 보드를 사용하여 회로도
를 작성하고 보드상에서의 동작을 확인하라

(2) FA 회로를 설계하고 제작하여 동작을 검증하고,
FPGA 보드를 사용하여 회로도를 작성하고 보드상에서의 동작을 확인
하라.

(3) 4 Digit Adder 중 2 Digit Adder회로를 설계하고 제작하여 동작
을 검증하고 FPGA 보드를 사용하여 회로도를 작성하고 보드상에서의 동작
을 확인하라.

(4) 2 Digit Adder-Subtractor 회로를 설계하고 제작하여 동작을 검증
하고, FPGA 보드를 사용하여 회로도를 작성하고 보드상에서의 동작
을 확인하라

본문내용

예비 레포트 작성
결과 보고서 작성 및 납땜 1,2번 납땜
이론 준비 및 실험 계획 준비
김지형 알테라 보드, 쿼터스 사용법 알려주기
예비 레포트 보조
실험 3,4번 납땜 및 측정
쿼터스 스키메틱 전담
알테라 보드 사용 및 결과 확인
사진 정리
3.Abstract
이번 실험에서는 산술 기능을 수행하는 회로에 대하여 공부한다.
이러한 산술 회로는 2진수나 2진 코드화 된 10진수로 더하기, 빼기, 곱하기, 나누기 같은 산술기능을 수행하는 조합회로이다. 이러한 산술 회로는 수에 대한 보수 표현과 보수를 기반으로 한 산술의 사용에 기인한다. 이러한 산술 기능을 수행하는 회로에는 Adder와 Adder-Subtractor, mutilplexer등이 있는데 이 실험을 통해서 Adder를 이용한 반가산기, 전가산기, FA를 이용한 4Digit Adder, FA를 이용한 2Digit Adder-Subtractor를 제작하고 그 동작을 검증하여 이러한 조합회로의 성질과 특징에 대해서 알아본다.
4.Background
0) 2진 덧셈기
산술 회로는 2진수나 2진 코드화된 10진수로 더하기, 빼기, 곱하기, 나누기 같은 산술 기능을

참고자료

· 없음