VHDL - 디지털 스톱워치(Digital Stop Watch) 프로젝트

소개

VHDL을 이용한 스톱워치 프로젝트입니다.
회로도, VHDL Source/Waveform 다 있습니다.

목차

◎ 개 요 - - - - - - - - - - - - - - - - - - - - - - - - - - 3 page


◎ 목 표- - - - - - - - - - - - - - - - - - - - - - - - - - 3 page


◎ 내 용
- 설 명 - - - - - - - - - - - - - - - - - - - - - - - - 4 page
- 블록도/회로도 - - - - - - - - - - - - - - - - - - - - 4 page
- VHDL Source/Waveform - - - - - - - - - - - - - - - - -5 page
- 결 과 :구동사진 - - - - - - - - - - - - - - - - - - - 18 page


◎ 결 론 - - - - - - - - - - - - - - - - - - - - - - - - - 19 page


◎ 소 감 - - - - - - - - - - - - - - - - - - - - - - - - - 19 page

본문내용

1. 개요
- Digital Stop Watch는 정확하게 시간을 멈출 수 있고, 시간을 숫자로 표시해 주기 때문에 보기 쉬운 장점이 있어 Analog에 비해 활용도가 높고 Digital 시계가 익숙한 현 세대에 더욱 선호되는 편이다. 지금까지 7-segment 여러개를 이용하여 0~999 카운터 만들기, led켜기, dot-matrix 등을 만들어 왔다. 지금까지 배웠던 여러 가지 설계를 응용하고 조합하여 보다 고난이도의 스톱워치를 만들 수 있는 단계까지 올라왔다. 그리하여 이번 프로젝트 설계를 하며 통합적인 이해력을 기를 수 있을 것이고, 이를 통해 학기 동안 배웠던 VHDL 문법을 복습하고, 나아가 더 복잡한 구조를 해석하고 설계할 수 있는 능력을 기를 수 있으며 키트의 세그먼트 활용과 클락 신호를 다루는 능력을 기를 수 있을 것이다.
2. 프로젝트 목표
- VHDL에 프로그램을 작성하여 다수의 7segment로 디지털 스톱워치를 만들 수 있다.
4. 프로젝트 설명
▼ 프로젝트 소개
- 키트의 Segment에 시간을 Display하고, Button switch로 control
- 시간, 분, 1/100초 단위까지 있어서 세밀하게 시간을 측정할 수 있다
▼ 사용된 툴과 키트 소개
- 사용 툴 : Quartus2
- 키트 : HBE-COMBO2[FPGA] > Cyclone2 (EP2C35F672C8N)
▼ 핵심 알고리즘과 간략한 구조 소개
- 4개의 주요 회로를 컴포넌트 문으로 결합하여 사용
5. 블록도/회로도
▼ 블록도
▼ 회로도
6. VHDL Source/Waveform
hz : 1kHz Clock으로부터 1/100초인 ???Hz를 만드는 회로
entity hz is
port(clk, nclr : in std_logic;-- nclr는 사례화문에서 not reset

참고자료

· 없음