실험 2. CMOS 회로의 전기적 특성 결과보고서

소개

CMOS 회로의 전기적 특성

목차

없음

본문내용

실험 2. CMOS 회로의 전기적 특성
실험 1. Logic Levels & DC Noise Margins
(1) DC 전원공급기는 과 를 위해 2개 채널을 모두 사용한다. 첫 단계로 = 4.5V, = 4.5V로 설정하여 다음과 같이 회로를 구성한다.
<회로도>
<회로 구성 그림>
<= 4.5V>
(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 는 1V로 맞추고, CH1 = 0V, CH2의 =-1V로 맞춘다. 그 후 모드는 X-Y모드로 설정한다. 설정이 끝났으면 (4.5, 0)의 좌표에 점이 표시되는 것을 확인한다.
(4.5,-1)
(4.5,0)
※ 저희조는 모두 = 0V로 하여 기준점을 (4.5 , -1)로 잡고 실험을 했다.
(3) 전원공급기의 CH1 노브를 조절하여 4.5V로부터 약 0.2V 단위로 0V까지 서서히 전압을 낮추면서 얻어지는 연속된 좌표를 다음의 그래프에 표시하라.

(중략)

마지막 실험에서는 인버터에 입력된 신호와 인버터를 통해 들어가서 나온 출력신호를 비교하는 실험이다. 입력이 출력에 전달되는 시간인 전달지연이 존재한다는 사실을 알 수 있었다. 입력과 출력을 오실로스코프를 통해 동시에 비교해 봤을 때 입력과 출력의 크기는 변하지 않았지만 약간의 시간차이가 있어 완벽히 겹치지 않는 것을 볼 수 있다. 이것이 바로 전달지연시간이다. 와 값들은 출력전압이 의10%와 90%가 되는 시점을 기준으로 한다는 사실을 알게 되었다. 이를 더 확실히 알아보기 위해 실험과 같이 인버터 4개를 연결하여 PSpice를 통해 확인해본 결과 시뮬레이션 역시 전달지연이 됨을 확인할 수 있었다.
이번 CMOS회로의 전기적 특성을 알아보기 위한 실험을 통해 각 소자의 데이트시트와 비교하여 소자의 특성을 확실하게 알게 되었고, 천이시간과 전달지연을 통해 입력된 파형이 완전히 같은 출력 파형으로 나오기는 힘들다는 것을 알 수 있었다.

참고자료

· 없음