계측실험 보고서

소개

계측실험 보고서

목차

1. 목적

2. 이론
1) 연산증폭기(OP Amp)의 정의
2) 연산증폭기(OP Amp)의 원리
3) 중첩원리(superposition)
4) 차동 증폭기
5) Instrument amplifier
6) Data sheet

3. 실험 방법

4. 실험 결과

5. 토의 및 결론

6. 참고문헌

본문내용

1. 목적

- 연산증폭기의 원리와 역할을 파악하고 기능을 익힌다
- 연산증폭기를 이용한 회로구성을 통해서 연산증폭기의 사용방법을 파악하고 실험과정을 익힌다.
- 연산증폭기를 이용하여 여러 가지 기능을 수행할 수 있는 회로를 만든다.

2. 이론
1) 연산증폭기(OP Amp)의 정의
연산 증폭기는 연산증폭기(operational amplifier)는 연산을 위해서 사용할 수 있는 일종의 차동증폭기로 정의될 수 있다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있도록 설계되어 있으며, 아날로그 시스템 설계에 있어서 연산증폭기가 차지하는 비중은 상당이 큰 편이라 할 수 있다. 일반적으로 연산증폭기는 두 개의 입력단자와 하나의 출력 단자를 가지며 그 이득은 상당히 커서 적어도 105 이상이 된다.

2) 연산증폭기(OP Amp)의 원리
(1) 이상적인 연산증폭기
그림 1.(a)에서 나타나 있는 것이 바로 연산증폭기의 기호이다. 연산증폭기는 기본적으로는 (+)와 (-) 입력단자에 가해지는 전압의 차이를 입력으로 하여 이에 상응하는 출력을 나타내는 일종의 차동증폭기(differential amplifier)이다.
(중 략)

3. 실험 방법
(1) Voltage-level detector 회로를 실험한다.
(2) 반전, 비반전 증폭회로를 실험해 본다.
(3) 가감산 회로를 실험해 본다.
a. y = -4x +5의 함수를 만들어 보시오.
b. Edc는 2V를 넣고 Ei는 2V p.p 사인파를 넣고 그 결과를 확인하시오.
(4) Basic instrument amplifier를 실험해 본다.
a. E1에 3V, E2에 1V를 넣고 출력전압이 8V가 되도록 구현한다.

4. 실험 결과
(1) Voltage-level detector 회로 실험
그림 6은 반전과 비반전 Voltage-level detector의 회로도를 나타내고 있다. 이 회로와 같은 구조의 회로를 그림 7(c)에 나타나는 것과 같이 브레드 보드상에 구성하고 입력 신호로 1KHz, Vpp 12V의 삼각파를 offset이 없이 인가하였다. 이때 Vref는 전원공급기의 5V출력단자를 이용하여 -5V로 설정하였다. 또한 연산 증폭기의 4번과 7번에는 각각 -15V와 15V를 전원공급기를 이용하여 인가하였다.

참고자료

· 1) 연산증폭기 관련 이론
· http://www.postech.ac.kr/class/chem241/20020419/Operational%20amplifier.htm
· 2) 위키피디아 차동 증폭기
· http://ko.wikipedia.org/wiki/%EC%B0%A8%EB%8F%99_%EC%A6%9D%ED%8F%AD%EA%B8%B0
· 3) 위키피디아 중첩의 원리
· http://ko.wikipedia.org/wiki/%EC%A4%91%EC%B2%A9%EC%9D%98_%EC%9B%90%EB%A6%AC
· 4) 바이오 계측실험 실험서
· 5) 바이오 계측기기 매뉴얼