Evaluator-7T를 이용하여 UART 제어

소개

Evaluator-7T를 이용하여 UART 제어하여 command 출력과 입력값에 따른 문자열을 출력할 수 있도록 한다. 지정된 입력값이 아닌 경우 error 문자열을 출력하도록 한다.

목차

1.Title
Evaluator-7T를 이용하여 UART 제어
2.Name
3.Abstract
Evaluator-7T를 이용하여 UART 제어하여 command 출력과 입력값에 따른 문자열을 출력할 수 있도록 한다. 지정된 입력값이 아닌 경우 error 문자열을 출력하도록 한다.
4.Background

본문내용

1. UART
- S3C2410X UART (보편적인 비동기 수신기와 송신기)는 3개의 독립적인 비동기 serial I/O (SIO) port를 제공하고, 각각 interrupt-based 또는 DMA-based 모드에서 작동할 수 있다. UART는 시스템 클럭을 이용해 230.4K bps 이상의 bit rates를 지원해준다 즉, UART는 UART와 CPU사이에서 데이터를 이동하기 위해 interrupt나 DMA request를 발생시킬 수 있다. UART는 시스템 클럭을 이용해 230.4K bps 이상의 bit rates를 지원해준다. 만일 외부 장치가 UCLK와 함께 UART에 공급되면 UART는 더 빠른 속도로 동작할 수 있다. 각각의 UART 채널은 수신과 송신을 위한 두 개의 16-byte FIFO를 포함한다.
- S3C2410X UART는 programmable baud rates, infra-red (IR) transmit/receive, one or two stop bit insertion, 5-bit, 6-bit, 7-bit or 8-bit data width 그리고 parity checking을 포함한다.
- 각각의 UART는 Figure11-1. 에 보이는 것처럼 a baud-rate generator, a transmitter, a receiver and a control unit를 포함한다. baud-rate generator는 PCLK 또는 UCLK에 의해 기록될 수 있다. transmitter 와 receiver는 16-byte FIFOs 와 data shifters를 포함한다. Data는 FIFO에 쓰여지고 전송되기 이전에 transmit shifter에 복사된다. data는 transmit data pin (TxDn)에 의해 밖으로 shifte 된다. 그동안 received data는 receive data pin (RxDn)으로부터 shift 되고, 그때 shifter 로부터 FIFO에 복사된다.
2. FEATURES (구성)
- RxD0, TxD0, RxD1, TxD1, RxD2 and TxD2 with DMA-based or interrupt-based operation
- UART Ch 0, 1, and 2 with lrDA 1.0 & 16-byte FIFO
- UART ch 0 and 1 with nRTS0, nCTS0, nRTS1, and nCTS1
- Supports handshake transmit/receive
2-1) UART OPERATION (UART 동작)
- data transmission, data reception, interrupt generation, baud-rate generation, Loopback mode, Infra-red mode, 그리고 auto flow control를 포함하는 UART 동작들이 있다.
2-2) Data Transmission (데이터 송신)
- 전송을 위한 데이터 프래임은 프로그램 될 수 있다. 그것은 a start bit, 5~8 data bits, an optional parity bit 그리고 1~2 stop bits로 이루어지고 그것들은 line control register (ULCONn)에 의해 지정된다. transmitter는 break condition을 만들 수 있는데 그것은 한 프래임 전송시간 동안 논리적인 0상태를 연속 출력하게 한다. 이 block은 현재 전송되는 데이터(word)가 완전히 전송된 후에 break signal들을 전송한다. break signal 전송 이후 계속적으로 Tx FIFO로 데이터를 전송한다.(Non-FIFO mode의 경우에는 Tx는 register에 유지한다).
2-3) Data Reception (데이터 수신)
- 전송처럼 송신을 위한 데이터 프래임은 프로그램 될 수 있다. 그것은 line control register (ULCONn)에서 5~8 data bits, an optional parity bit 그리고 1~2 stop bits로 이루어진다. receiver는 overrun error, parity error, frame error 그리고 break condition을 검출할 수 있고, 각각 error에 대한 error flag를 세팅할 수 있다.

참고자료

· -http://blog.naver.com/nemco3/90001967381
· -http://tisu.it.jyu.fi/embedded/TIE345/luentokalvot/Embedded_3_ARM.pdf
· -http://blog.paran.com/xscale/4260066
· -http://74.125.155.132/search?q=cache:CPs0-kJXeeoJ:digitalab.pcu.ac.kr/%3Fmodule%3Dfile%26act%3DprocFileDownload%26file_srl%3D82783%26sid%3D44cb3d869ba4795b444906f3ab23f678+S3C2410X+UART&cd=2&hl=ko&ct=clnk&gl=kr
· -ARM System Developer`s Guide : Designing and Optimizing System Software