pspice를 통한 회로 분석(설계과제 10)

소개

v1(t)=100|cos377t| [v] 인 입력을 받아서 ripple을 감소시키는 회로를 설계하려고 한다. 출력 전압의 첫 번째 harmonic의 peak가 출력 전압의 DC 성분의 5%이내가 되도록 회로를 설계하라.

목차

10-1. 목표설정
10-2. 분석 및 합성
10-3. 제작 및 시험

본문내용

□ Pspice 설계 과제 10
10-1. 목표설정
[v] 인 입력을 받아서 ripple을 감소시키는 회로를 설계하려고 한다. 출력 전압의 첫 번째 harmonic의 peak가 출력 전압의 DC 성분의 5%이내가 되도록 회로를 설계하라.
10-2. 분석 및 합성
입력이 하나가 아니라 다음과 같이 f(t)로 들어가고
주기 T인 함수 f(t)가 일정 조건들을 만족하면 다음과 같이 Sinusoid의 합으로 나타낼 수 있다. (Fourier Series로 표현)
이와 같이 입력 전압 역시 여러 개의 전압 구성되어 있는 하나의 입력전압 이므로 fourier series로 표현할 수 있다. 그 합을 V(t) 로 놓고 V(t)의 함수를 구하기 위해 일단 그래프를 그려보면 아래와 같다.
그리고 f(t)를 구하기 위해 을 구해주면
위의 계산이 아니더라도 은 우함수 이기 때문에 항상 0 이다.
여기서 구한 을 다시 기본 식에 넣어주면
가 된다.
위의 식에서 보면 앞에서 말한바와 같이 여러개의 입력전압들에 의해 입력함수 v(t)가 결정되어 있는 것을 볼 수 있다. 출력역시 여러개의 출력함수의 합으로 정의되어 있음을 알 수 있는데 우리가 많이 사용하는 DC 전압원 역시 경우에 따라 다르겠지만
일반적인 경우 위와 같이 DC성분 외에 많은 AC성분들이 섞여져 있다.

참고자료

· 없음