Verilog를 이용한 교통신호제어기(TLC) 설계

소개

Verilog를 이용한 교통신호제어기 설계에 대한 레포트입니다
프로그램은 ModelSim을 사용하여 컴파일 & 시뮬레이션을 했습니다

Inputs : 국도 차량 감지 센서, 횡단보도 버튼
Outputs : 고속도로, 국도, 횡단보도의 각 신호등

목차

1. Smart TLC의 Block Diagram

2. Moore 스타일 State Diagram

3. Verilog 설계

4. Test Plan

5. 파형 설계

6. 결과 화면

7. 토의

본문내용

1. S_TLC의 Block Diagram
Inputs
X : Local road에서 차를 감지하는 센서
P : 보행자가 누르는 버튼
clock : 시스템 clock
clear : 1일 경우 시스템 리셋
Outputs
hl : 고속도로 신호등의 색
ll : 국도 신호등의 색
pl : 횡단보도 신호등의 색
2. Moore 스타일 State Diagram
세부 내용은 다음 페이지에 있습니다.
Nodes

// compute values of main signal and country signal
always @ (state)
begin
hl = GREEN; ll = RED; pl = RED; // default

case (state)
S0: begin // default
hl = GREEN; ll = RED; pl = RED;
end
S1: begin // when a vehicle is detected on the local road...
hl = YELLOW; ll = RED; pl = RED;
end
S2: begin // from S1 to here
hl = RED; ll = GREEN; pl = RED;
end
S3: begin // after the vehicle has gone
hl = RED; ll = YELLOW; pl = RED;
end
S4: begin // same as S1 but this time when a person pushes the button...
hl = YELLOW; ll = RED; pl = RED;
end
S5: begin // from S4 to here
hl = RED; ll = RED; pl = GREEN;
end
endcase
end

참고자료

· 없음