전자 회로 실험 - MOSFET 소스 공통 증폭기

소개

전자 회로 실험 사전 레포트

목차

1. 실험 목적
2. 기초 이론
3. 실험 순서
4. 결과 예측

본문내용

1. 실험 목적
MOSFET의 드레인(drain) 특성을 실험적으로 결정한다.
FET 증폭기에 대한 바이어스 방식을 공부한다.
MOSFET 소스 공통 증폭기의 전압 이득을 계산한다.

2. 기초 이론
Enhancement MOSFET
인헨스먼트 형에서는 드레인과 소스 사이에 채널이 형성되어 있지 않다. (물리적인 채널이 존재하지 않는다)
게이트가 FET의 기판으로부터 절연되어 있기 때문에, 절연 게이트 FET(IGFET)라고도 한다.->직류 게이트 전류=0, 고입력임피던스
게이트와 기판은 SIO2 절연막에 의해 분리된 커패시터의 전극판 역할을 한다.->기판에 양전압이 가해지면 커패시터는 충전되고 드레인과 소스 사이의 반도체 표면에는 음전하가 유도되어 채널이 형성된다(Enhancement)->소스-드레인 회로에 전류 흐른다.
Depletion MOSFET
인헨스먼트형과 다른점은 N형 채널을 가지고 있다는 점이다.
따라서 게이트 전압이 양일때와 음일 때 모두 동작할 수 있다.
양일 때는 인헨스먼트모드로, 음일 때는 디플리션모드로 동작한다.
인헨스먼트 모드 : N채널에 음전하 캐리어가 유도되어 채널의 전도도와 드레인 전류를 증가시킨다.
디플리션 모드 : N채널에 있는 음전하 캐리어들을 감소시켜, 채널을 공핍시킨다.->드레인 전류 감소 (VGS가 충분히 음이면->전류 차단)
채널이 존재하므로 게이트 전압이 0일 때도 전류가 흐른다.

참고자료

· 없음