Flowrian Tool을 이용한 4bit counter 설계

소개

디지털 시스템 설계를 수강하면서 작성한 보고서 입니다.
4bit counter를 설계 하였습니다.
Flowrian tool을 이용하여 설계하였으며 half adder와 d-flipflop을 이용하여 설계 할 수 있었습니다.
설계도와 그에 따른 세세한 설명이 달려 있습니다.
쉽게 알 수 있는 세세한 설명입니다.

4bit counter를 설계해야 하는 분에게 강추합니다.

목차

1. 도식도
2. Testing 결과
3. Cascade 설계
4. Cascade testing 결과
5. Discussion

본문내용

1. 도식도
4개의 half adder와 D-flipflop을 이용하여 설계 하였다. 간단히 설명하면 D-flipflop에 저장되어 있는 수에 지속적으로 0001을 더하는 것이라고 보면 간단하다. 그래서 Half adder 만으로 구현이 가능하다. (co 값이 다음 단으로 가지 않음) 0001을 넣어주기 위해서는 맨 처음 input 값에 지속적으로 1을 넣어주어야 하는데 처음에 이는 reset 신호를 이용하여 counter가 작동 시 reset이 1이 되기에 이를 이용하여 넣어주었으나 뒤에서 Cascade를 이용한 8bits Counter를 구현하기 위하여 위와 같이 1로 고정시키는 input으로 지정해주었다. Out은 4bits 출력 단으로 각각 D-flipflop에서 가져오는 것으로 구현하였다. 그래서 아래와 같은 결과를 갖는 시뮬레이션을 수행 할 수 있었다.
2. Testing 결과
위에 신호는 clk, reset, out, out_co, in_co가 존재한다. 4bits counter에서는 단순히 clk와 reset, out 신호에 주목해서 분석을 해보면 된다. 주어진 데이터에 따라 clk는 지속적으로 toggle 된다. 처음에 reset을 1에서 0으로 만들어주는데 이 과정은 초기화 과정이라고 보면 된다. 그렇게 초기화된 counter는 0에서부터 15까지 곧 0000에서 1111까지 증가를 시작하기 된다. 다시 15가 되면 0000이 되어 반복적으로 counting이 된다는 것을 쉽게 알 수 있다. 그리고 reset 신호가 다시 뜨게 되면 위와 같이 0으로 초기화가 되고 reset이 사라지면 다시 0부터 시작해서 15까지 증가하게 된다. 간단한 Testing 결과를 통해 counter가 제대로 작동함을 알 수 있었다.
3. Cascade 설계
위에서 간단히 in_co와 out_co를 뽑아내어 위와 같이 cascade 설계를 할 수 있었다. 첫 단계의 counter에서는 in_co가 전과 마찬가지로 지속적으로 1로 고정이 된다. 그러나 두 번째 단에서는 in_co는 첫 번째 counter가 15에서 0으로 넘어가면서 co 값을 낼 때 1이 되게 된다. 이렇게 설계를 하게 되면 총 8bit의 counter가 설계 되고 이는 아래와 같은 결과를 가지게 된다. 여기서 out은 8bit의 출력 단으로 각 counter에서 4개씩을 가져가다 만들었다. 4bit 짜리 counter가 만들어지면 위와 같은 설계를 통해 8bit, 12bit, 16bit등 4의 배수에 해당하는 counter을 추가적인 설계 없이 간단히 구현할 수 있다.

참고자료

· 없음