차동 증폭기

소개

3학년 2학기 실험 내용으로 워드로 직점 작성하고 책 그림을 스캔해서 작성하였습니다
피스파이스 역시 직접 짜고 시뮬돌려서 첨부했습니다.
보고서 점수 만점받은 레포드입니다.

목차

1. 목 적
2. 이 론
3. 실험계기 및 부품
4. 실 험 방 법
5. 참 고 문 헌
6.Pspice 회로&결과

본문내용

실험5. 차동 증폭기

1. 목 적
차동 증폭기의 구조와 동작원리를 이해하고 공통 모드와 차동모드의 입출력 관계를 이용하여 동상제거비 (Commom-Mode Rejection Ratio : CMRR)를 이해하고자 한다.

2. 이 론
차동증폭기
일반적으로 연산증폭기의 입력단은 차동증폭기(Differential Amplifier)호 구성되고 있고, 차동증폭기는 연산증폭기의 내부동작의 핵심적인 요소이므로 차동증폭기에 대한 이해가 필요하다.
그림 10-4(a)에 기본적인 차동증폭기 회로를 도시하였으며, 그림 10-4(b)에 회로 심벌을 표시하였다. 대부분의 연산증폭기는 한 개 이상의 차동증폭단을 가지지만. 본 절에서는 편의상 하나의 차동증폭기의 기본 동작원리에 대해 설명한다.

(1) 차동증폭기의 기본동작
그림 10-5에 나타낸 것처럼 트랜지스터 Q1의 베이스단에 Vbb가 인가된다면 Q1의 컬렉터전류 Ic1은 증가하게 되고 Q1의 에미터단 전압도 증가하게 되는데, Q1의 에미터전압의 증가는 Q2의 순방향 바이어스 전압을 감소시키는 결과가 되어 Q2의 컬렉터전류 Ic2는 감소하고. Q2의 컬렉터전압 Vc2는 증가한다. 즉. Q1의 베이스에 전압을 인가하면 Ic1이 증가하여 Vc1을 감소시키고. 또한 Ic2가 감소되어Vc2를 증가시키게 된다.


그림 10-5와는 반대로 그림 10-6과 같이 트랜지스터 Q2의 베이스에 Vbb가 인다된다면 Q2의 컬렉터전류 Ic2은 증가하게 되고 Q2의 컬렉터전압 Vc2는 감소하게된다. 또한 Q2의 베이스단 전압의 증가되었으므로 Q2의 에미터단 전압도 증가하게 되는데, Q2의 에미터전압의 증가는 Q1의 순방향 바이어스 전압을 감소시키는 결과가 되어 Q1의 컬렉터전류 Ic1는 감소하고. Q1의 컬렉터전압 Vc1는 증가한다. 즉. Q2의 베이스에 전압을 인가하면 Ic2이 증가하여 Vc2를 감소시키고. 또한 Ic1가 감소되어Vc1를 증가시킨다.

참고자료

· 전자회로 생능출판사 김동식저