기계공학실험 가산증폭기,감산증폭기 예비보고서

소개글

기계공학실험 가산증폭기,감산증폭기 예비보고서 입니다.

목차

1. 목적
2. 이론
3. 실험장치
4. 실험방법

본문내용

1. 목적

가산 증폭기(Summing amplifier)와 감산 증폭기(Difference amplifier)에 대해 공부하고, 그 역할에 대해 파악한다.
직접 가산 증폭기와 감산 증폭기를 만들어보고, 또한 주어진 과제를 해결해 봄으로써 가산 증폭기, 감산 증폭기에 대해 숙지한다.


2. 이론

[그림 ] 가산증폭회로

◎ 가산 증폭기 (Summing Amplifier)

[그림 1]와 같이 여러 개의 입력저항을 동시에 OP-Amp의 반전입력 (-) 단자에 연결하면 가산기가 된다. 이 회로에 대해서 여러 개의 입력전압이 합해져서 출력전압은 다음 식과 같이 된다.




이것은 입력이 여러 개라는 사실 외에는 반전 증폭기와 같다. 만일 궤환저항 RF 와 입력저항 R1, R2, R3 를 모두 같게 하면 다음 식과 같이 된다.

한편, 궤환저항 값의 크기를 3개의 같은 입력저항보다 크게 할 때, 이득을 가지는 회로로 구성된다. 각 입력에 대한 입력 임피던스는 대응되는 입력저항의 값으로 결정된다. 이 회로의 유용한 또 하나의 회로 구성은 전압을 평균하는 평균기(Averager)이다. 같은 입력저항에 대한 궤환저항의 비를 적절하게 선택함으로써 전체 입력저항의 합을 평균하는 값으로 할 수 있다. 예를 들면, [그림 1]의 회로에서 세 입력의 평균은

가 된다. 만일 R1 = R2 = R3 = RF / 3 이면 이들 세 입력신호의 평균치를 구할 수 있다.









[그림 ] 차동 증폭기
◎ 감산 증폭

참고 자료

없음