감산기예비보고서

소개

감산기예비보고서

목차

1. 예비조사 및 실험 내용의 이해
1.1 감산기(Adding Machine)란?
1.1.1 반감산기(half-subtracter ; H.S)
1.1.2 전감산기(full subtracter ; F.S)
1.2 가산기의 특징 (논리기호)
1.2.1 반감산기(half-subtracter ; H.S)
1.2.2 전감산기(full subtracter ; F.S)
1.3 감산기의 동작원리 (진리표)
1.3.1 반감산기(half-subtracter ; H.S)
1.3.2 전감산기(full subtracter ; F.S)
1.4 구동방식 (VHDL)
1.4.1 반감산기(half-subtracter ; H.S)
1.4.2 전감산기(full subtracter ; F.S)

2. 실험내용 및 결과
1.1. 실험 1
- AND 게이트 -
1.2. 실험 2
- OR 게이트 -
2.3. 실험 3
- NOT 게이트 -
2.4. 실험 4
- NAND 게이트 -
2.5. 실험 5
- NOR 게이트 -
2.6. 실험 6
- XOR 게이트 -
2.7. 실험 7
- XNOR 게이트 -

3. 결과 검토 및 의견

본문내용

1. 예비조사 및 실험내용의 이해
1.1 감산기란?
1.1.1 반감산기(half-subtracter ; H.S)
한 자리인 2진수를 뺄셈하여 차 (difference)와 빌림수(borrow)를 구하는 회로
한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다. 입력 변수는 피감수를 x, 감수를 y라 하고 출력은 차를 D, 빌림수를 B라 하면 진리표는 다음과 같다.

1.1.2 전감산기(full-subtracter ; F.S)
두 자리 이상의 2진수를 계산할 수 있는 회로
입력 변수를 피감수는 x, 감수는 y, 아랫자리에서의 빌림수를 z라 하고, 출력은 차 D와 현재 자리에서 발생한 빌림을 B이라 하면 진리표는 다음과 같다. 3변수 입력의 여덟 가지 조합에 대하여 차와 빌림수의 논리 함수를 얻기 위한 카르노 도는 다음과 같다.
중략..

3. 결과 검토 및 의견(결과보고서에만 첨부)
기본적인 Xilix ISE의 사용법을 익히고 AND, OR, NOT, NAND, NOR, XOR, XNOR 게이트를 가지고 실험하였다. 게이트 동작은 VHDL로 AND, OR, NOT, NAND, NOR, XOR, XNOR 각각 기술 하고 신호는 100ns 단위로 Waveform을 이용하여 다르게 주었다.

AND, OR, NOT 게이트는 기본적인 게이트다.
1. AND 게이트는 입력이 동시에 1일 때만 1의 출력을 내고 나머지는 0의 출력을 냄을 알 수 있다. 수식은 이다.

2. OR 게이트는 두 개의 입력 중에 하나만 1이 존재하면 출력으로 1을 내고 입력이 둘 다 0 인 경우에만 출력을 0을 낸다. 수식은 이다.

3. NOT 게이트인 경우는 입력이 1이면 출력은 0 입력이 0 이면 출력이 1을 내는 게이트 이다. 수식은 이다.

참고자료

· 없음