• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

[공학]VHDL

*경*
최초 등록일
2000.09.05
최종 저작일
2000.09
2페이지/ 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

목차

1.VHDL의 역사와 정의
⑴VHDL의 출현 배경 및 변화 과정
⑵ VHDL의 정의

본문내용

1.VHDL의 역사와 정의
⑴VHDL의 출현 배경 및 변화 과정
미국 정부의 VHSIC( Very High Speed Integrated Circuit ) Program의 주 요 목적은 회로의 설계,공정 및 제조 기술 분야에 있어서 미국의 기술 수준 을 중점적으로 향상시키는데 그 목적을 두고 있었다.또한 미국 국방성( Department of Defence Requirements)에서는 이 program의 일부로서 VHDL( VHSIC Hardware Description Language )의 필요성을 인식하고 개 발 노력을 지원하고 있었다. 그 지원 목적은 VHDL의 개발로 좀더 빠른 생 산과 회사들간의 연락 기능 강화 및 개발 과정의 표준화를 지원함으로서 비 용 절감 효과를 제공하는 것이었다.이런한 목적을 효과적으로 달성할 수 있 는 방법을 논의하기 위해 메사추세스의 Woods Hole에서 개최된 학술 대회 를 시발점으로 하여 1981년부터 VHDL의 개발이 본격화되기 시작했다.기 술 독립적이며 표준 하드웨어 기술 언어의 개발을 목표로 한 Woods Hole 학술 대회에서 정부의 공식적인 제안 요구서를 위한 초안이 제출되었으며 이것은 전자 공학 분야에 종사하는 전문가들에 의해서 검토되는 과정을 거 쳐 1983년 초에 수정 및 확정되었다. 1985년 8월에 VHDL 버전 7.2 완성되 었다.그러나 1980년대 중반부터 VHDL이 문서용이 아닌 시뮬레이션용으로 검증되어야 한다는 여론이 강해지면서 몇 몇 VHDL 시뮬레이터가 등장하였 으나 업체간의 표준화가 이루어지지 않는 관계로 호환성에 문제가 있었다.

참고 자료

없음

이 자료와 함께 구매한 자료

*경*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • VHDL를 이용한 FPGA설계 레포트코드해석본 25페이지
    VHDL CODE 및 핀 할당 ························ ... TERM PROJECTReporting date2018.06.22Major전자공학과Subject디지털시스템설계실습VHDLStudent ... VHDL 코드 및 핀 할당library IEEE;use IEEE.STD_LOGIC
  • 전자공학과 논리회로실험 A+ 프로젝트 보고서 (VHDL코드포함) 17페이지
    1. 설계 목표 및 요구사항1) 설계 요구사항. -FPGA Kit에서 7 segment 모듈과 Keypad 모듈을 이용하여 Digital Lock을 설계한다. -Digital Lock은 6자리 비밀번호를 설정하는 기능, 설정된 비밀 번호가 입력되면 잠금 해제되는 기능,..
  • 전자공학과 논리회로 A 설계 프로젝트 보고서 (VHDL코드포함) 6페이지
    각 step에 대한 알고리즘 및 논리 설명 -곱하는 수(multiplier)의 자릿수에서 0이면 과정을 넘어가고 1이면 계산을 진행한다. 이때의 계산은 곱해지는 수(multiplicand)를 그대로 이용하였다.(2step, 3step에서는 비트 자리를 이동하여 계산과정..
  • 임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU 9페이지
    동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학, ... VHDL을 사용하여 논리회로를 기술한다.2. ... 과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1.
  • BCD 가산기 설계 결과보고서 3페이지
    디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD ... 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ... 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL
더보기
최근 본 자료더보기
탑툰 이벤트
[공학]VHDL
  • 레이어 팝업
  • 프레시홍 - 특가
  • 프레시홍 - 특가
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 07월 27일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:22 오전
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기