입력 전압 크기와 무관한 일정 트랜스컨덕턴스 구현을 위한 폴디드 캐스코드 연산 증폭기 설계 (Folded Cascode OP Amp Design for Constant Transconductance Independent of Input Voltage Magnitude)

서지정보

· 발행기관 : 한국정보기술학회
· 수록지 정보 : 한국정보기술학회논문지 / 20권 / 1호 / 65 ~ 73페이지
· 저자명 : 유영관, 손상희

초록

레일 투 레일 구조는 NMOS와 PMOS를 같이 사용하여 입력 범위를 VSS부터 VDD까지 전 범위로 확장시켰다. 하지만 두 트랜지스터의 동작이 겹치게 되면서 트랜스컨덕턴스의 변화를 야기하였다. 트랜스컨덕턴스가 일정하지 않다는 것은 전 범위를 입력으로 사용하는 레일 투 레일 구조에서 비선형 왜곡 문제를 초래하게 되고 주파수 보상을 방해하여 안정성에 문제를 일으킨다. 본 논문에서는 전류 미러 구조를 응용하여 트랜스컨덕턴스 변화량을 획기적으로 낮추는 방법을 제안하였다. 제안한 회로는 TSMC 0.18m CMOS 공정을 사용하여 구현하였으며 Cadence Virtuoso를 사용하여 검증하였다. 검증 결과 93dB의 이득과 437MHz의 단위 이득 대역폭, 1.8%의 트랜스컨덕턴스 변화율을 확인하였다.

영어초록

The rail-to-rail structure using NMOS and PMOS together widened the input range from VSS to VDD. However, the operation of the two transistors overlapped and caused the change in transconductance. Non-uniform transconductance caused nonlinear distortion problems in rail-to-rail structures that use the full range as input. Also, it interfered with frequency compensation, causing stability problems. In this paper, we propose a method to dramatically reduce the amount of transconductance change by applying the current mirror structure. The proposed circuit was designed using TSMC 0.18m CMOS process and verified using Cadence Virtuoso. As a result of verification, it was confirmed that it had a gain of 93 dB, a bandwidth of 437MHz of unit gain and a transconductance change rate of 1.8%.

참고자료

· 없음