첨단 반도체 패키징을 위한 저온 Hybrid Cu Bonding 연구 동향 (Recent Advances in Hybrid Cu Bonding at Low-Temperature for Advanced Semiconductor Packaging)

서지정보

· 발행기관 : 한국마이크로전자및패키징학회
· 수록지 정보 : 마이크로전자 및 패키징학회지 / 32권 / 2호 / 26 ~ 38페이지
· 저자명 : 노은채, 백송연, 한다경, 이동복, 윤정원

초록

최근 HBM (high bandwidth memory), 3-D IC (integrated circuit)에 대한 관심도가 증가함에 따라 하나의 패키지에 여러 칩을 실장하는 첨단패키징 기술에 대한 중요성이 대두되었다. 기존에 사용되어온 솔더 접합 방식의 경우, 접합부 계면에 형성되는 금속간화합물(intermetallic compound, IMC)로 인해 취성 및 전기 저항이 증가하여 반도체 패키지의 성능 저하가 발생한다. 이러한 문제를 해결하고자 솔더를 사용하지않아 금속간화합물이 형성되지 않고, 우수한 열적/전기적 특성을 보이는 Cu를 직접적으로 접합하는 Cu-Cu direct 접합 기술이 제안되었다.
하지만 이 경우 Cu 산화 및 높은 공정 온도의 문제가 존재하기 때문에 Cu의 미세구조 제어, 표면 처리 및 금속 패시베이션(passivation) 층 삽입 등과 같이 Cu 산화 방지 및 공정 온도를 낮추기 위한 연구가 진행되어 왔다. 본 review 논문에서는 Cu의 산화를 방지하고 저온에서 접합을하기 위한 다양한 연구를 비교 분석하였다.

영어초록

Recently, as interest in high bandwidth memory (HBM) and 3-D integrated circuit (IC) has increased, the importance of advanced packaging technology that mounts multiple chips in a single package has increased. In the case of the solder bonding used in the past, the intermetallic compound (IMC) formed at the joint interface increases brittleness and electrical resistance, resulting in a deterioration in the performance of the semiconductor package. To solve these problems, a Cu-Cu direct bonding technology was proposed that directly bonds Cu, which exhibits excellent thermal/electrical properties. However, since there are problems with Cu oxidation and high process temperature, research has been conducted to prevent Cu oxidation and lower the process temperature, such as controlling the Cu microstructure, surface treatment, and inserting a metal passivation layer. In this review paper, various studies to prevent oxidation of Cu and to achieve direct bonding at low temperatures were compared and analyzed.

참고자료

· 없음