파이프라인 구조의 쉬프트 레지스터에 기반한 LCD 소스 드라이버 IC 설계 (Design of LCD Source Driver IC　based on a Pipelined Shift Register Architecture)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 58권 / 4호 / 18 ~ 25페이지
· 저자명 : 안상현, 조경록, 장영조

초록

본 논문에서는 파이프라인 구조를 적용하여 하나의 래치를 공유하는 방식의 쉬프트 레지스터에 기반한 소스 드라이버 IC를 제안하였다. 최근 해상도, 주사율 및 디스플레이의 크기가 증가함에 패널을 구동하는데 짧은 라인 타임이 요구됨에 따라 타이밍 컨트롤러 인터페이스의 디지털 신호를 처리하고 신호를 패널로 전송하는 소스 드라이버의 데이터 처리량 또한 증가한다. 이러한 증가율을 소스 드라이버 IC에서 충족하지 못한다면 데이터 병목 현상을 일으킬 수 있다. 본 논문에서 제안하는 파이프라인 구조의 쉬프트 레지스터는 직렬 구조의 일반적인 쉬프트 레지스터에 비해 출력이 반 클럭 빠르게 나타난다. 제안하는 구조에 기반하면 소스 드라이버 IC의 레이턴시를 49.7% 감소시키며, 파이프라인 구조에서 공유 래치를 사용하여 쉬프트 레지스터의 면적을 37% 감소시킨다.

영어초록

In this paper, we proposed a source driver IC based on a shift register that shares one latch by applying a pipeline structure. As the resolution, refresh rate, and display size increase in recent years, also a short line time is required to drive a panel, a data throughput of a source driver that processes digital signals from a timing controller interface and transmits signals to the panel also increases. If this growth rate is not satisfied by the source driver IC, the data bottleneck can not avoid. The shift register of the pipeline structure is proposed in this paper shows the output with a half clock faster than the general shift register of the serial structure. Based on the proposed structure, the latency of the source driver IC is reduced by 49.7%, and the area of ​​the shift register is reduced by 37% by using a shared latch in the pipeline structure

참고자료

· 없음