SiO2 완충층 두께에 따른 비정질 InGaZnO Pseudo-MOS Field Effect Transistor의 신뢰성 평가 (Effect of SiO2 Buffer Layer Thickness on the Device Reliability of the Amorphous InGaZnO Pseudo-MOS Field Effect Transistor)

서지정보

· 발행기관 : 한국전기전자재료학회
· 수록지 정보 : 전기전자재료학회논문지 / 25권 / 1호 / 24 ~ 28페이지
· 저자명 : 이세원, 조원주, 황영현

초록

본 연구에서는 적층된 Si3N4/SiO2 게이트 절연막을 이용하는 비정질 InGaZnO pseudo-MOS transistor (a-IGZO Ψ-MOSFET) 소자를 제작하고 완충층 역할을 하는 SiO2 게이트 절연막의 두께에 따른 소자의 전기적, 신뢰성 특성을 평가하였다. SiO2 완충층은 IGZO 채널과 게이트 절연막 사이의 계면 상태를 완화시켜주고, IGZO와 Si3N4의 작은 valance band offset으로 인한 빛에 의해 유기된 정공들이 쉽게 게이트 절연막으로 트랩되는 것을 막아주는 역할을 한다. SiO2 완충층의 두께가 10 nm 인 소자의 경우 다른 소자들에 비해서 가장 뛰어난 전기적 특성을 보이지만 신뢰성 측면에서 문턱 전압의 변화율이 급격하게 증가하는 것을 볼 수 있다. 이것은 높은 음의 바이어스 스트레스와 빛에 의해 유기된 정공이 상대적으로 얇은 SiO2를 터널링하여 Si3N4 내로 트랩되는 것으로 해석된다. 제작된 소자의 최적화된 SiO2 완충층의 두께는 20 nm 이고 12.3 cm2/V·s의 유효 전계 이동도, 148 mV/dec의 subthreshold swing, 4.52 x 1011 cm-2의 계면 트랩, negative bias illumination stress 에서 1.23 V의 문턱 전압 변화율, negative bias temperature illumination stress 에서 2.06 V의 문턱 전압 변화율을 보여 뛰어난 전기적, 신뢰성 특성을 확인하였다.

영어초록

In this study, we fabricated an amorphous InGaZnO pseudo-MOS transistor (a-IGZO Ψ-MOSFET) with a stacked Si3N4/SiO2 (NO) gate dielectric and evaluated reliability of the devices with various thicknesses of a SiO2 buffer layer. The roles of a SiO2 buffer layer are improving the interface states and preventing degradation caused by the injection of photo-created holes because of a small valance band offset of amorphous IGZO and Si3N4. Meanwhile, excellent electrical properties were obtained for a device with 10-nm-thick SiO2 buffer layer of a NO stacked dielectric. The threshold voltage shift of a device, however, was drastically increased because of its thin SiO2 buffer layer which highlighted bias and light-induced hole trapping into the Si3N4 layer. As a results, the pseudo-MOS transistor with a 20-nm-thick SiO2 buffer layer exhibited improved electrical characteristics and device reliability; field effective mobility(μFE) of 12.3 cm2/V·s, subthreshold slope (SS) of 148 mV/dec, trap density (Nt) of 4.52×1011 cm-2, negative bias illumination stress (NBIS) ΔVth of 1.23 V, and negative bias temperature illumination stress (NBTIS) ΔVth of 2.06 V.

참고자료

· 없음