900MHz 대역 RFID 수동형 태그 전치부 설계 및 구현 (900MHz RFID passive tag frontend design and implementation)

서지정보

· 발행기관 : 한국통신학회
· 수록지 정보 : 한국통신학회논문지B / 35권 / 7호 / 1081 ~ 1090페이지
· 저자명 : 황지훈, 오종화, 김현웅, 이동근, 노형환, 성영락, 오하령, 박준석

초록

900MHz 대역 RFID 수동형 태그 전치부를 설계 및 구현 하고 측정을 통해 검증하였다. 문턱전압(threshold voltage) 제거 회로 구조의 전압 체배기, 전류를 이용한 복조 회로, 온도 및 공정 보상회로를 포함한 EPC Global Class-1 Generation-2 UHF RFID　프로토콜에 만족하는 클록 발생기 구조로 주요 블록을 설계하였으며, 전력차단 회로를 추가하여 동작의 안정성에 중점을 두었다.
삼성 0.18um CMOS 공정을 이용하여 설계하였고, 인식거리는 1.5m내에 안정적인 동작이 가능하다. 15∼100% 변조율의 신호를 복조하며, 온도 및 공정에 변화에 대해 9.6% 이하의 오차를 가진 클록을 생성하였으며, 1m 거리에서 평균 소모 전력은 약 71uW이다.

영어초록

0.18μm CMOS UHF RFID tag frontend is presented in this paper. Several key components are highlighted:the voltage multiplier based on the threshold voltage terminated circuit, the demodulator using current mode,and the clock generator. For standard compliance, all designed components are under the EPC Global Class-1Generation-2 UHF RFID protocol. Backscatter modulation uses the pulse width modulation scheme. Overall performance of the proposed tag chip was verified with the evaluation board. Prototype Tag Chip dimension is neary 0.77mm2 ; According to the simulation results, the reader can successfully interrogate the tag within 1.5m. where the tag consumes the power about 71μW.

참고자료

· 없음