저 전력 프로그램이 가능한 이득 증폭기 설계 (Design of Low-Power Programmable Gain Amplifier)

서지정보

· 발행기관 : 한국정보기술학회
· 수록지 정보 : 한국정보기술학회논문지 / 13권 / 1호 / 17 ~ 22페이지
· 저자명 : 김철환, 류지열

초록

본 논문은 아날로그 신호를 증폭하기 위한 저 전력 프로그램 가능한 이득 증폭기(PGA)를 제안한다. 제안된 PGA는 입력 신호 및 전원 전압에 포함된 잡음과 왜곡을 줄이기 위해 완전 차동구조를 가진다. 또한 시스템으로 입력되는 다양한 크기를 가진 신호를 검출하기 위해 그 이득을 4dB에서 60dB까지 8단계로 조절 가능하도록 설계하였다. PGA의 8단계 이득은 선형성 및 전체 칩 크기를 고려하여 16개의 MOS 스위치의 온-저항과 8개의 저항에 의해서 조절되도록 설계하였다. 이러한 PGA는 Magnachip/SK Hynix 0.18μm CMOS 1폴리-6금속 (1P-6M) 공정으로 제작하였고, HSPICE 시뮬레이션 툴을 이용하여 검증하였다. 제안된 PGA는 기존 연구 결과에 비해 0.15dB 이하의 작은 이득오차, 0.015mm2의 작은 칩 면적 및 0.23mW의 매우 낮은 소비전력 특성을 보였다.

영어초록

This paper proposes a low-power programmable gain amplifier (PGA) to amplify analog signal. The proposed PGA has fully differential scheme to reduce the noises and distortions in the input signal and supply voltage. This circuit is also designed to adjust gains in the range of 4dB to 60dB in 8 steps for detecting signals with various amplitudes into the system. We designed PGA gains in 8 steps by adjusting on-resistors of 16 MOS switches and 8 resistors considering linearity and total chip size. This PGA is fabricated using Magnachip/SK Hynix 0.18μm CMOS 1poly-6metal (1P-6M) process, and we validated it by HSPICE simulation tool. The proposed PGA showed small gain error of less than 0.15dB, small chip size of 0.015mm2, and ultra low power consumption of 0.23mW as compared to conventional research results.

참고자료

· 없음