고속 표본율을 위한 임의의 SRC 구조 (Arbitrary Sample Rate Conversion Architecture for High Output Sample Rate)

서지정보

· 발행기관 : 한국통신학회
· 수록지 정보 : 한국통신학회논문지 / 44권 / 7호 / 1248 ~ 1256페이지
· 저자명 : 최종원, 이택준, 권주혁, 안주언, 김복기

초록

이 논문은 고속 표본율을 발생시키기 위한 임의의 표본율 변환기(SRC)의 구조를 제안하고 시뮬레이션을 통해성능을 결과로 나타낸다. 통신 시스템에서 다양한 데이터율의 신호를 송수신하기 위해서는 임의의 표본율을 사용해야 한다. 기존의 SRC 구조는 시스템이 복잡하고 소모되는 자원이 많다. 또한, 통신 시스템의 경우 데이터율과표본율의 동기화가 필요한데 이를 고려하여 설계하려면 외부 클럭이 필요해진다. 그래서 우리는 데이터율과 표본율 사이의 동기화가 필요하지 않은 임의의 SRC 구조를 제안하였다. 이 논문에서는 제안한 구조의 성능과 성능을충족시키기 위한 필터의 조건을 결과로 보여준다.

영어초록

This paper proposes an architecture of digital arbitrary sample rate conversion for high output sample rate and shows the performance through simulation. In order to transmit and receive signals at various data rates in a communication system, an arbitrary sampling rate must be generated. The SRC is a method of adjusting the sampling rate. The most basic SRC requires an analog circuit as a resampling method after signal reconstruction.
There are other methods such as L/M SRC and fractional SRC using delay-estimation. Although these methods can generate an arbitrary sampling rate, there are drawbacks to each method. In particular, when the SRC is implemented in a communication system, it is so difficult to consider the synchronization between the data rate and the sampling rate. So we propose a digital arbitrary SRC architecture that can be implemented more easily.
In this paper, we implement the proposed architecture and shows the performance with simulation as a result.

참고자료

· 없음