PMIC용 Zero Layer FTP Memory IP 설계 (Design of Zero-Layer FTP Memory IP)

서지정보

· 발행기관 : 한국정보전자통신기술학회
· 수록지 정보 : 한국정보전자통신기술학회 논문지 / 11권 / 6호 / 742 ~ 750페이지
· 저자명 : 하윤규, 김홍주, 하판봉, 김영희

초록

본 논문에서는 0.13㎛ BCD 공정 기반에서 5V MOS 소자만 사용하여 zero layer FTP 셀이 가능하도록 하기 위해 tunnel oxide 두께를 기존의 82Å에서 5V MOS 소자의 gate oxide 두께인 125Å을 그대로 사용하였고, 기존의 DNW은 BCD 공정에서 default로 사용하는 HDNW layer를 사용하였다. 그래서 제안된 zero layer FTP 셀은 tunnel oxide와 DNW 마스크의 추가가 필요 없도록 하였다. 그리고 메모리 IP 설계 관점에서는 designer memory 영역과 user memory 영역으로 나누는 dual memory 구조 대신 PMIC 칩의 아날로그 회로의 트리밍에만 사용하는 single memory 구조를 사용하였다. 또한 BGR(Bandgap Reference Voltage) 발생회로의 start-up 회로는 1.8V~5.5V의 전압 영역에서 동작하도록 설계하였다. 한편 64비트 FTP 메모리 IP가 power-on 되면 internal reset 신호에 의해 initial read data를 00H를 유지하도록 설계하였다. 0.13μm Magnachip 반도체 BCD 공정을 이용하여 설계된 64비트 FTP IP의 레이아웃 사이즈는 485.21㎛×440.665㎛(=0.214mm2)이다.

영어초록

In this paper, in order to enable zero-layer FTP cell using only 5V MOS devices on the basis of 0.13μm BCD process, the tunnel oxide thickness is used as the gate oxide thickness of 125Å of the 5V MOS device at 82A. The HDNW layer, which is the default in the BCD process, is used. Thus, the proposed zero layer FTP cell does not require the addition of tunnel oxide and DNW mask. Also, from the viewpoint of memory IP design, a single memory structure which is used only for trimming analog circuit of PMIC chip is used instead of the dual memory structure dividing into designer memory area and user memory area. The start-up circuit of the BGR (Bandgap Reference Voltage) generator circuit is designed to operate in the voltage range of 1.8V to 5.5V. On the other hand, when the 64-bit FTP memory IP is powered on, the internal read signal is designed to maintain the initial read data at 00H. The layout size of the 64-bit FTP IP designed using the 0.13-μm Magnachip process .is 485.21㎛×440.665㎛(=0.214mm2).

참고자료

· 없음