40-nm CMOS 공정을 이용한 106∼133 GHz 광대역 전력 증폭기 (A 106∼133 GHz Wideband Power Amplifier in 40-nm CMOS Process)

서지정보

· 발행기관 : 한국전자파학회
· 수록지 정보 : 한국전자파학회 논문지 / 35권 / 11호 / 880 ~ 887페이지
· 저자명 : 황준호, 서문교

초록

본논문에서는40-nm CMOS 공정을이용한차동공통소스구조를이용한106∼133 GHz 광대역전력증폭기를제시한다. 출력을제외한각증폭단은직렬인덕터를추가한광대역트랜스포머를통해정합하였고, 출력은발룬을통해최대출력부하임피던스에정합하였다. 측정결과, 증폭기의최대이득은116 GHz에서22.3 dB, 3-dB 대역폭은 27 GHz, 출력 포화전력은 9.4 dBm이다. 소비 전력은 1.1 V 공급 전압에서 76 mW, 최대 전력 부가 효율은 9.3 %이다. 패드를제외한 칩면적은595 μm×88 μm이다.

영어초록

This paper presents a wideband power amplifier operating in the frequency range of 106∼133 GHz, using a common-source differ ential structure implemented in a 40-nm CMOS process. Each stage of the amplifier, excluding the output, is matched using a wideband transformer with a series inductor, and the output is matched to the maximum output load impedance using a balun. Measurement results show a maximum gain of 22.3 dB at 116 GHz, 3-dB bandwidth of 27 GHz, and output saturation power of 9.4 dBm. The power consumption is 76 mW at 1.1 V supply voltage, with a peak power added efficiency of 9.3 %. The chip area, excluding the pads, measures 595 μm×88 μm.

참고자료

· 없음